


高等学校教材

现代电力电子器件及其应用

Modern power electronic devices and its application

管 伟 周志浩 编著

power electronic devices



北方交通大学出版社
<http://bjpress.bjtu.edu.cn>



清华大学出版社
<http://www.tup.tsinghua.edu.cn>

高等学校教材

现代电力电子器件及其应用

华 伟 周文定 编著

北方交通大学出版社

Northern Jiaotong University Press

清华大学出版社

Tsinghua University Press

北京 • BEIJING

内 容 简 介

本书介绍了电力电子器件的基本结构、工作原理、特性参数及基本应用方法。内容包括半导体器件理论基础、二极管(包括普通整流二极管、肖特基二极管、普通快恢复二极管、FRED等)和晶体管、晶闸管及其派生器件、GTR和GTO、功率MOS(包括沟槽栅MOS和VDMOS同步整流)、SIT和SITH、IGBT(包括NPT-IGBT、PT-IGBT、Sense IGBT等)、IPM、MCT和器件散热问题。

本书的内容是电力电子技术中关于电力电子器件及其应用技术的重要部分,较全面地反映了电力电子器件自20世纪90年代以来的最新成就。这些内容是确定和解决各种具体的电力电子电路及装置疑难问题的不可替代的基础。

本书的读者对象为工业电气自动化专业和电力电子专业的本科和专科学生,硕士研究生也可参考选用。本书对于从事开关电源、UPS、逆变焊机、逆变器具体电力电子装置的开发研制、生产和维修人员有较大的参考价值,也可作为应用、制造和销售电力电子器件的工程师的参考书。

未经许可,不得以任何方式复制或抄袭本书之部分或全部内容。

版权所有,翻版必究。

图书在版编目(CIP)数据

现代电力电子器件及其应用/华伟,周文定编著. /北京:北方交通大学出版社,2002.3

高等学校教材

ISBN 7-81082-032-X

I. 现... II. ①华... ②周... III. 半导体器件—高等学校—教材 IV. TN303

中国版本图书馆CIP数据核定(2002)第010201号

丛 书 名: 高等学校教材

书 名: 现代电力电子器件及其应用

编 著 者: 华 伟 周文定

责任编辑: 孙秀翠

排版制作: 海天计算机技术开发有限公司

印 刷 者: 北京黄坎印刷厂

装 订 者: 北京黄坎印刷厂

出版发行: 北方交通大学出版社 邮编: 100044 电话: 010-62237564

清华大学出版社 邮编: 100084

经 销: 各地新华书店

开 本: 787×1092 1/16 印张: 12.75 字数: 310千字

版 次: 2002年3月第1版 2002年3月第1次印刷

书 号: ISBN 7-81082-032-X
TN·2

印 数: 5000册 定价: 19.00元

前 言

电力电子学是服务于电能的变换、控制、产生和输送的一个现代电子学分支,以工业应用为主要对象,包含了电力电子器件、电力电子电路与装置系统两个基本组成部分,其中电力电子器件及其应用技术是基础。

现代电力电子技术中使用的器件绝大多数都是半导体器件,只在频率很高的大功率高频无线发射机中还在使用电真空器件。由于电真空器件体积大、功耗高,它在电力电子技术中的最后这块领地也即将被新型电力半导体器件所占领。目前具有“固体电子管”之称的静电感应晶体管(SIT)和射频功率 MOS 场效应晶体管及射频双极功率晶体管已在中小型射频功率(400MHz~1000MHz/10W~100W)范围的应用获得成功。因此,人们通常所说的电力电子器件都是指的电力半导体器件。

电力半导体器件已经走过了 50 年概念更新、性能换代的发展历程。以硅整流器和可控硅整流器(SCR 现称晶闸管)为代表的第一代电力半导体器件,以其体积小、功耗低等优势首先在大功率整流电路中迅速取代了老式的汞弧整流器,取得了明显的节能效果,并奠定了现代电力电子学的基础。但是,这一代器件只能控制导通而不能控制关断,且工作频率较低,处在这个阶段的电力电子学领域相对来说还是比较狭窄的。自 20 世纪 70 年代中期起,随着电力晶体管(GTR)和可关断晶闸管(GTO)等通断两态双可控的双极器件以及功率 MOS 场效应晶体管和静电感应晶体管(SIT)等通断两态双可控的单极器件的开发和兴起,电力电子学遂日益完善以至成熟。有人将这一类具有自关断能力的器件称为第二代电力电子器件。这一代器件中还包括结合了单、双极器件双方的优势于一身的、在 20 世纪 80 年代才开发出来的绝缘栅晶体管(IGBT)和 MOS 控制的晶闸管(MCT)。这一代器件有一个共同特点,就是采用了多个全同器件单元的集成结构,由几十、几百乃至几十万个具有相同功能和结构的元胞并联集成的功率集成器件。这一代器件的出现和发展是高压大电流器件技术同微电子技术相结合的自然结果,可称之为功率集成。自 20 世纪 80 年代中后期起,电力电子器件有两个智能化发展方向:一个是以智能功率模块(Intelligent Power Module-IPM)为代表的功率集成模块方向,已经广泛应用;另一个是功率集成电路方向(PIC),目前仍然处于发展中,主要用在汽车电子领域。功率集成模块由功率开关器件和它的驱动电路、保护电路、逻辑控制电路以及相关的传感元器件等组成,从而在同一模块上实现了功率开关同微电子线路和半导体传感器技术的复杂集成。这种被称之为第三代智能化电力电子器件的高技术产品使能量和信息结合,是机和电的关键接口。因此,处在这一水平上的电力电子学将给传统工业以巨大冲击,有人认为智能化电力电子器件的成功是第二次电力电子革命即将到来的标志。

对于处在这样一个历史时期的、从事电力电子电路与装置研制的工程技术人员和即将从事这类工作的青年学生来说,了解各种新旧电力电子器件的工作原理和性能特点,从器件物理本质上认识器件,对于更好地使用器件,乃至更经济地、更高性能地设计和制造电力电子装置,都是有所裨益并十分必要的。正是基于这种考虑,北方交通大学电气工程学院在工业电气自动化专业中开设了“电力电子器件及其应用”课程,本教材是经过校专家评审委员会评选后

推荐出版的。

本书分为6章。根据主要对象是学习电力电子电路和装置设计的大学本科学生这一特点,第1章扼要介绍了有关半导体的最基本知识,作为以后章节的理论基础。第2章介绍了半导体二极管和晶体管,包括双极晶体管和场效应晶体管。这些器件本身是在电力电子电路和系统中必不可少的,更重要的是,它们也是最基本最典型的半导体器件,理解它们的工作原理是理解各种复杂电力电子器件的基础。第3章介绍了晶闸管和4种派生器件,重点是晶闸管。第4章和第5章分别介绍了电流控制型和电压控制型自关断器件,是本书的重点。第5章中介绍的器件包括了在国内现行教材中基本未曾提及的NPT-IGBT、IPM、MCT。虽然这些器件在短期内还不大可能有成熟的国产产品供应,但在改革开放的形势下,进口器件已经开始在国内广泛应用。第6章介绍了有关功率器件的散热问题,是完全针对使用器件的人员编写的。

本书从电力电子器件的工作参数出发,探讨器件的工作原理,力图避免过多过繁的数学推导,侧重于将概念表达清楚,以适应非半导体专业本科学生的知识结构和兴趣,使他们通过较少时间的学习也能对这些器件从物理本质上获得较深刻的认识,以便将来在应用这些器件时从理论上有所遵循,尽可能克服盲目性和经验主义。

许多实践证明:对于电力电子器件仅有一知半解的知识是不可能应用好电力电子器件的,因为电力电子电路及装置的五大参数性能均与电力电子器件有着密切的关系,这五大参数的性能是高可靠性、高效率、高性能、高功率密度、高功率因数。对电力电子器件及其应用技术的深刻理解和掌握是研制“五高”电力电子装置的关键要素之一。另外,在电子设计自动化(EDA)时代,电子线路仿真软件(如Pspice、Saber等)的有效使用也需要较多的(电力)电子器件知识。

电力电子器件的发展日新月异,本书在编写过程中吸收增加了许多最新内容,如NPT-IGBT、VDMOS的同步整流、沟槽栅VDMOS(Trench MOS)、沟槽栅IGBT(Trench IGBT)智能功率模块(IPM)、MCT的目前发展状况、快恢复外延二极管FRED、碳化硅(SiC)肖特基二极管等内容。并增加了许多器件的发明过程简介、目前状况及今后发展方向的背景知识,既增加了学习的趣味性,又能够更深刻地理解及应用好电力电子器件。这些新的内容,对提高学生的创新思维能力也有所启发,例如,双极晶体管的发明获得过诺贝尔物理奖。至高无上的创新思维能力应该从不同的课程中得到启发和培养。

本书由北方交通大学电气工程学院电能变换与控制研究所的华伟副教授主编。北京晶川电子技术发展有限责任公司的周文定研究员编写了部分内容,并为本书的编写提供了有用的资料,提出了宝贵的意见,给予了大力支持。两位编者从事电力电子器件及其应用技术的研究、教学、应用推广工作都有10年以上的时间,均具有坚实的半导体理论基础,既做过具体的电力电子器件研制,也从事过大量的电力电子电路及装置的研制开发,并对国内外电力电子器件的发展及市场应用情况具有较全面的认识。但由于我们水平及能力有限,时间也有些仓促,书中肯定还有错误和不妥之处,敬请读者予以批评指正,以便修改。我们也欢迎与读者探讨交流电力电子器件及其应用技术,具体联系地址见下。

在编写过程中,郑国青、朱俊星、张勇、张妍等提供了许多帮助,北方交通大学出版社的孙秀翠等编辑提供了许多的帮助与支持,在此表示衷心感谢!

本书受北方交通大学出版基金资助。

华 伟 周文定
2002 年 3 月

华 伟 联系地址:北京市北方交通大学电能变换与控制研究所(邮编:100044)
电 话:(010)51687109 或(010)82951544(H)
E-mail: huawei33@263.net

周文定 联系地址:北京晶川电子技术发展有限责任公司
北京市方庄芳城园 1 区 3 号金都公寓 A-1702 (邮编:100078)
电话:(010)67656750 或 (010) 67614103
E-mail: jingchuan@a-1.net.cn
<http://www.jingchuan-bj.com>

目 录

第 1 章 半导体器件的理论基础	(1)
1.1 半导体基础	(1)
1.1.1 半导体与金属中的载流子	(2)
1.1.2 电子在金属和半导体中的能量分布	(5)
1.1.3 半导体导电的热敏性	(7)
1.2 PN 结原理	(8)
1.2.1 平衡条件下的 PN 结	(9)
1.2.2 偏置条件下的 PN 结	(11)
1.2.3 PN 结的穿通与击穿	(14)
1.2.4 PN 结的热效应	(16)
1.2.5 PN 结的电容	(17)
1.2.6 PN 结的动态特性	(18)
参考文献	(21)
思考题	(21)
第 2 章 半导体二极管与晶体管	(22)
2.1 半导体二极管	(22)
2.1.1 分段线性模型	(22)
2.1.2 PN 结功率二极管	(23)
2.1.3 FRED (Fast Recovery Epitaxial Diode)	(27)
2.1.4 稳压二极管	(27)
2.1.5 肖特基势垒二极管	(28)
2.1.6 碳化硅肖特基势垒二极管	(30)
2.2 双极晶体管(BJT)	(31)
2.2.1 双极晶体管的基本结构	(32)
2.2.2 双极晶体管的基本工作原理	(32)
2.2.3 双极晶体管的放大作用	(35)
2.2.4 双极晶体管的静态工作特性	(37)
2.2.5 双极晶体管的特性参数	(39)
2.3 场效应晶体管(FET)	(41)
2.3.1 结型场效应晶体管(JFET)	(42)
2.3.2 绝缘栅场效应晶体管(MOSFET)	(45)
参考文献	(51)
思考题	(52)
第 3 章 晶闸管	(53)
3.1 晶闸管的工作原理与特性	(54)

3.1.1	晶闸管的基本结构和基本特性	(54)
3.1.2	晶闸管的基本工作原理	(55)
3.1.3	晶闸管的静态特性与参数	(59)
3.1.4	晶闸管的动态特性与参数	(66)
3.1.5	晶闸管特性参数表	(72)
3.2	特种用途晶闸管	(73)
3.2.1	快速晶闸管(FST)	(73)
3.2.2	逆导晶闸管(RCT)	(74)
3.2.3	双向晶闸管(TRIAC)	(76)
3.2.4	光控晶闸管(LTT)	(79)
3.3	晶闸管应用基础	(81)
3.3.1	晶闸管的串并联应用	(81)
3.3.2	晶闸管的保护方式	(82)
	参考文献	(87)
	思考题	(87)
第4章	自关断双极器件	(88)
4.1	巨型双极晶体管(GTR)	(89)
4.1.1	GTR 的结构	(90)
4.1.2	GTR 的工作特性	(92)
4.1.3	GTR 的击穿特性与安全工作区	(96)
4.2	门极可关断晶闸管(GTO)	(102)
4.2.1	GTO 的基本结构和工作原理	(102)
4.2.2	GTO 的基本特性及特性参数	(105)
4.2.3	GTO 的失效与保护	(111)
	参考文献	(113)
	思考题	(113)
第5章	功率场控器件	(114)
5.1	功率 MOSFET	(114)
5.1.1	功率 MOSFET 的结构	(115)
5.1.2	功率 MOSFET 的工作特性	(119)
5.1.3	功率 MOSFET 的可靠性问题	(128)
5.1.4	功率 MOSFET 的应用基础	(135)
5.2	IGBT、MCT 和 IPM	(140)
5.2.1	IGBT 的基本结构和工作原理	(141)
5.2.2	IGBT 的工作特性	(145)
5.2.3	MCT	(154)
5.2.4	智能功率模块 IPM (Intelligent Power Module)	(157)
5.3	SIT 和 SITH	(158)
5.3.1	SIT 和 SITH 的基本结构	(158)

5.3.2 SIT 的工作原理与特性	(160)
5.3.3 SITH 的工作原理和特性	(164)
5.3.4 SIT 和 SITH 的基本使用方法	(168)
参考文献	(169)
思考题	(169)
第 6 章 电力电子器件的散热	(171)
6.1 稳态热阻与瞬态热阻抗	(171)
6.1.1 稳态热阻	(171)
6.1.2 瞬态热阻抗	(173)
6.2 耗散功率与结温	(175)
6.2.1 结温	(175)
6.2.2 耗散功率	(177)
6.3 散热器设计	(178)
6.3.1 整流二极管和晶闸管的散热器设计	(179)
6.3.2 双极晶体管的散热器设计	(181)
6.3.3 功率 MOSFET 的散热器设计	(182)
参考文献	(183)
思考题	(183)
附录 1 1956 年诺贝尔物理奖——晶体管的发明经过及电力电子器件的发展	(184)
附录 2 引人注目的新型 IGBT:NPT-IGBT	(187)

第 1 章 半导体器件的理论基础

在日前使用的各种电子器件中,半导体器件所占的比例最高。尤其是在电力电子技术领域,所用的器件绝大多数都是半导体器件,只有高频和微波功率源装置还在使用真空管,而这种状态日前也正在改变。半导体器件之所以能够在电子学的各个领域逐渐取代真空管,其主要原因是它们的体积小、重量轻、耗能低。由于电力电子技术是以电能的变换、控制、产生和传输为目的,而半导体器件所具有的特点和优点,十分适合其需要,所以电力电子器件全盘半导体化乃势所必然。

与其他各种电子器件一样,半导体器件的功能也可以用一句话来概括,那就是控制电子的运动。本书的目的是要帮助读者了解各种电力半导体器件的工作原理和基本特性,从根本上掌握这些器件的使用方法。为此目的,读者必须首先了解半导体中电子运动的基本规律,了解半导体有别于金属的特殊性,并以此为基础了解半导体器件的基本结构及一般工作原理。本章即为此而设。鉴于本书的主要读者是非半导体专业的工科大学生及工程师,对上述问题的讨论主要采取定性方式。需要比较深入了解这些内容的读者,可参阅其他相关文献。

1.1 半导体基础

尽管目前使用的电力半导体器件大多是用单晶硅制成的,但硅并非惟一可用来制作功率器件的半导体材料。自然界中可归入半导体之列的材料可谓难计其数,仅单元素材料就有硅、锗、硒、灰锡、金刚石等 8 种。除此之外,各种化合物和固溶体材料中,也有很多实用价值颇高的半导体,其中砷化镓和碳化硅还是很有前途的功率器件材料。那什么样的材料可被称为半导体呢?人们习惯于用电阻率的高低来区分导体、半导体和绝缘体,把电阻率在 $10^{-6} \sim 10^8 \Omega \cdot \text{m}$ 范围内的材料归入半导体之列,这其实是不够严密的。某些结构完整且不含杂质的半导体也会具有跟绝缘体不相上下的高电阻率,而当它们含有足够浓度的某些特殊杂质时,其电阻率又会下降到金属电阻率的范围,甚至比某些导电性欠佳的金属导体的电阻率还低,这种现象被称为电阻率的结构与组分敏感性。除此之外,半导体的导电能力还与某些外部条件有关。与金属和绝缘体相比,半导体的电阻率对环境温度和光照乃至外加磁场和电场的敏感性要强得多,因而从本质上说,半导体是导电能力明显依赖于材料的内外状态的一类特殊物质。

既然导体和半导体都是能够传导电流的物体,为什么半导体可以用来制造像晶体管、晶闸管那样的电子器件,而作为良导体的金属却不能呢?这或许正与半导体的电阻率可变性有关。为了说明这个问题,首先来看一下半导体与金属在载流子方面的差别,然后从电子按能量分布的角度,进一步说明这种差别的本质。器件因其自身的功率消耗而发热,并通过材料特性的热敏性改变工作特性,这个问题对电力电子器件尤为重要,因而本书还将着重解释半导体导电的

热敏特征。通过对这些问题的讨论,希望能帮助读者在解决这些问题的同时,对半导体的基本性质获得概括性的了解,以便更好地理解以后各章的内容。

1.1.1 半导体与金属中的载流子

众所周知,电流是电子在导体中的定向流动。在金属中,能够运载电流的只是其中的自由电子,它们是金属原子结合成固体时释放出来供全体原子共有的最外层电子,即价电子。为了与仍然被各原子束缚着的、不能导电的内层电子相区别,人们将这些电子称为载流子。单位体积中的载流子数目叫载流子密度,它从一个方面反映材料导电能力的大小。由于金属原子结合成固体时不再能单独束缚其价电子,所有价电子即便在绝对零度也是自由的,因而其载流子密度与原子密度同数量级,且不随温度变化而明显改变,其典型值在 $10^{28} \sim 10^{29} \text{m}^{-3}$ 之间。载流子在电场中的定向运动叫漂移运动。一种材料导电性的强弱不仅与其载流子密度有关,还与载流子的漂移速度有关。载流子在单位电场中的漂移速度叫迁移率,这是一个在电场不太强时与场强无关的物理量,反映材料对其载流子定向运动的阻尼大小,单位是 $\text{m}^2/(\text{V} \cdot \text{s})$ 。

利用欧姆定律的微分形式 $j = \sigma E$, 可以导出电导率 σ 的表达式

$$\sigma = qn\mu \quad (1-1)$$

式中, q 代表电子的电量; n 和 μ 分别是导电电子的密度和迁移率。在国际单位制中,电导率 σ 的单位是西门子每米(S/m)。

半导体中的载流子除了带负电的电子之外,还有一种被称为空穴的正电荷携带者。由于正、负电荷在同一电场中的运动方向相反,因而空穴同电子对电流的输运效果是相互增强的。要真正理解空穴的概念需要有固体能带理论的基础,那已超出了本书讨论问题的范畴,因此只能用一个不太严密但较为直观的简单解释来帮助读者理解空穴的概念。跟金属中的情形大不一样的是,半导体中的所有组成原子在绝对零度下都把它们电子,包括最外层电子,紧紧束缚在周围,使它们不能像金属中的价电子那样在电场作用下参与导电。但是,随着温度的上升,半导体中电子的平均能量也将有所增加,束缚最弱的外层电子中少量获得足够能量者将有可能挣脱束缚成为可参与导电的自由电子,同时在其原束缚处留下一个电子空缺,这就是所谓空穴。若半导体晶体中没有任何原子释放被其束缚的价电子,即一个空穴都不存在时,所有的价电子显然都只能在原位束缚着,它们是不可动的。但是,一旦某处出现了一个空穴,被其附近原子束缚着的价电子就有可能挣脱原先的束缚去填补它,成为该处的束缚电子,同时在新的位置上产生一个空穴,这一过程其实就是空穴与束缚电子在相邻原子间交换位置。这种交换可以不断地延续下去。这就是说,一个空穴的出现为所有被束缚的价电子提供了一个运动机会。尽管运动的实体是众多的束缚电子,空穴仅仅是一个缺少电子的空状态,但是所有束缚电子的运动却造成了这个空穴的运动。在空穴数远小于束缚电子数的情况下,空穴的运动图像要远比束缚电子的运动图像明晰得多,正如用烧杯烧水时观察到的气泡与水交换位置的运动情景那样。

在电场为零的情况下,束缚电子与空穴交换位置的过程是随机发生的,因而空穴的运动轨迹是杂乱无章的。但是当电场不为零时,即便是束缚电子,也会跟自由电子一样有沿电场反方向运动的趋势,因而空穴与电场方向上的邻近束缚电子交换位置的可能性最大。于是我们看到了空穴在沿电场方向运动,跟一个正电荷的运动一样。这一运动的结果,形成了沿电场方向的

电流,因而把空穴也看成是一种载流子。只不过它运载的是正电荷。在空穴运动的同时,半导体中的自由电子反电场方向运动,也形成了沿电场方向的电流。可用图 1-1 来形象地描绘半导体中这两种载流子在电场中的定向运动。图中大球代表半导体晶体中规则排列的原子,即所谓点阵原子,实心小球分别代表自由电子和空穴,短实线代表没有移动过的束缚电子,而短虚线代表与空穴的运动有关的移动过的束缚电子,带箭头的虚线代表束缚电子和自由电子的运动轨迹。在图示电场的作用下,束缚电子的运动把产生于中部的一个空穴移到了左边,与空穴同时同地产生的自由电子直接被电场移到右边。硅晶体中原子的三维真实排列情况并不像图 1-1 描绘的那样简单,但基本情况大体如此,即每个硅原子都同它的 4 个最近邻硅原子一起牢固地束缚着 8 个价电子,或说正是这些被束缚的价电子牢固地维持着硅原子的规则排列。




图 1-1 自由电子和空穴在电场中的定向运动

通过以上分析不难看出,半导体中空穴的导电本质上还是电子的定向运动,只不过这些电子不是自由电子而是被原子核束缚着的价电子。半导体用两种载流子导电,这是它在导电机理上区别于金属的基本特点。作为良导体的金属只有一种载流子,原因在于它们只有自由的价电子而无被束缚的价电子。尽管金属的内层电子也是被束缚的电子,但其电离能(为挣脱原子核的束缚所需要的能量)很高,难以形成可稳定存在的内层电子空缺,因而观察不到与内层束缚电子有关的空穴导电。

于是,半导体的电导率表达式应改为:

$$\sigma = q(n\mu_n + p\mu_p) \quad (1-2)$$

式中, n 和 p 分别是电子和空穴的密度; μ_n 和 μ_p 分别是电子和空穴的迁移率。由于空穴的运动本质上是束缚电子的运动,与自由电子的运动在难易程度上不可能完全一样,因而任何一种半导体中的 μ_n 都不等于 μ_p , 通常是 μ_n 大于 μ_p 。

对于以上描述的空穴产生方式,由于产生一个空穴的束缚电子变成了自由电子, n 和 p 显然应该相等,人们把这种半导体称为本征半导体,将载流子的这种产生方式称为本征激发。本征半导体的电导率表达式应改写为:

$$\sigma_i = qn_i(\mu_n + \mu_p) \quad (1-3)$$

下标 i 在有关半导体的文献书籍中常常被用来标识本征(intrinsic)半导体的参数。尽管本征半导体中有密度相同的两种载流子,常用半导体的载流子迁移率也往往比金属良导体中的自由电子的迁移率高,但是其电导率却非常小,这是因为 n_i 与金属中的载流子密度相比很小,譬如硅在室温下的 n_i 值只有 $1.38 \times 10^{16} \text{ m}^{-3}$, 相应的电导率值约为 $4 \times 10^{-4} \text{ S/m}$ 。

除本征激发外,半导体中的电子和空穴这两种载流子还有另外一种更有实用价值的产生方法,那就是掺杂。在半导体中,某些特定杂质的掺入可以单方面地增加导电电子或空穴的浓度,这是半导体区别于金属的又一根本特征。以硅为例,若用价电子数比硅少一个的 III 族元素,例如硼的原子掺入其中,则当其取代了晶体正常格点上的硅原子时,该硼原子与其 4 个最近邻

硅原子之间就只有 7 个价电子被束缚着,这就自然地产生了一个价电子空缺,为这块硅晶体中束缚电子的运动提供了一个机会,即产生了一个空穴。但是,这个空穴的产生,并未伴随自由电子的产生,而是由硼原子单方面引入的。尽管这块半导体中还会有本征激发,但掺杂浓度往往比室温下的本征载流子密度高得多,因而一块掺硼的硅中往往是空穴密度远高于电子密度。人们把空穴导电占优势的半导体称为 P 型半导体(字母 P 取自 Positive)。像硅中的硼这样产生空穴的杂质叫受主杂质,因为空穴的产生实际上是半导体的本体原子将一个束缚价电子转移给这种杂质的结果。类似地,若用价电子数比硅多一个的 V 族元素,例如磷的原子接入硅中并取代了正常格点上的硅原子时,则会形成电子密度占优势的硅材料。这是因为磷有 5 个价电子,当其取代硅原子时,它与 4 个最近邻硅原子之间就会出现 9 个价电子,而一个封闭壳层只需 8 个电子,多余的一个电子就很容易挣脱磷原子的束缚成为自由电子。因此,磷原子的掺入将在硅这样的 IV 族元素半导体中单方面地提高电子密度。人们把电子导电占优势的半导体称为 N 型半导体(字母 N 取自 Negative)。像硅中的磷这样能在半导体中产生导电电子的杂质叫施主杂质。图 1-2 示意地表示了这两种杂质在半导体中提供电子和空穴的情况。




图 1-2 半导体中的杂质
a)P 型半导体 b)N 型半导体

综上所述,半导体有本征半导体和非本征半导体之分。本征半导体是未掺杂半导体,其导电电子和空穴的密度相等。非本征半导体是掺杂半导体,按所掺杂质的性质又有 N 型和 P 型之分。非本征半导体中虽然也都包含有两种载流子,但其密度往往相差很大,密度高者叫多数载流子,密度低者叫少数载流子。由于多数载流子的密度往往比少数载流子的密度高若干数量级(譬如 10 个数量级或更多),而两者的迁移率一般相差不大,因此,式(1-2)中的少数载流子项一般可予忽略。

在实际的半导体材料中往往不止含一种杂质,这时总载流子密度有可能是各种杂质的贡献之和,也有可能是各种杂质的贡献之差。就一般规律而言,如果某两种杂质在材料中的作用是产生同一极性的载流子,如像硅中的硼和铝,或磷和锑那样,则其效果就是相加的;如果这两种杂质的作用正好相反,如像硅中的磷和硼那样,分别产生导电电子和空穴,则其效果就是相减的。这就是说,半导体中施主杂质和受主杂质的同时存在,不能像本征激发那样同时产生导电电子和空穴,只能相互抵消。人们把这种效应称为杂质补偿。杂质补偿使得大多数常用半导体可以在 N、P 两种导电类型之间转化,可以 P 型硅为例来说明这个问题。参照图 1-3,当 P 型硅中掺入一个磷原子时,磷原子释放的一个多余价电子将首先被其附近价电子不足的一个硼原子俘获,于是该磷原子未能产生一个导电电子,材料中反而少了一个空穴。如果新掺入的磷原子比材料中原有的硼原子浓度高,则磷原子提供的电子在填补了全部硼原子的价电子空额

之后还有富余。这些富余电子是可以参与导电的自由电子,从而使材料P型变成N型。同样的道理,在N型硅中加入浓度高于磷的硼原子,也能使之从N型变成P型。半导体所特有的这种极性可变性,是制造包括电力半导体器件在内的多种器件的工艺基础。




图 1-3 磷掺杂使P型硅变成N型硅的示意图

施主杂质和受主杂质浓度完全相等时的高度补偿,可使半导体中两种载流子的密度重新变成相等,但这种材料的电导率往往不如载流子密度相同的本征半导体高,这是因为掺杂对半导体还有另一个重大影响,即降低载流子的迁移率,特别是在总的杂质浓度较高时。掺杂对载流子迁移率的影响与各种杂质的类型是否相同无关,只与杂质的总浓度有关。

1.1.2 电子在金属和半导体中的能量分布

在普通物理学的教科书中,我们已经了解到一个孤立原子的全部核外电子都按一定规律分布在距核远近不同的一些分离轨道上。由于与核的距离不同,各个不同轨道上的电子因受原子核的静电吸引力作用而具有的势能也不相同,因而核外电子的空间关系对应于一定的能量关系,习惯上常用一组平行短线来形象地描述核外电子的能量关系。每条短线都代表一个确定的能量,称为能级,如图 1-4 的左侧所示。图中线的长短不代表任何物理意义,而两线之间距则代表两相应轨道上电子的势能之差。值得强调的是,这种形式的能级图只能用来描绘孤立原子的核外电子,即这些电子除受到本核的作用之外,不再受其他任何力的作用。如果某条轨道上的电子还受到某个外力的扰动,则量子力学可证明其能级将一分为二,这两条分裂能级的间隔大小与扰动的强弱有关。




图 1-4 孤立原子(左侧)和结合成固体的原子(右侧)的电子能级能带图

固体中的电子显然不同于孤立原子的核外电子。由于大量原子集中排列,每个电子,无论是自由电子还是束缚电子,除受到本核的吸引之外,还会受到其他原子核的库仑引力的扰动,因而能级将发生分裂。固体中有多少个原子,能级就分裂成多少条。人们把由孤立原子的一条能级分裂而成的众多能级的集合称为能带。由于不同的电子所受的其他核的扰动在程度上并不完全一样,因而不同能级分裂而成的能带在疏密程度上也很不相同。自由电子和外层束缚电子受到的扰动较强,因而

分裂能级分得较开,能带较宽,能带的特征较显著;内层束缚电子由于被自由电子和外层束缚电子屏蔽着,受其他核的扰动不大,因而分裂能级很密集,能带较窄,带状特征不显著。轨道越是靠内的电子越是如此,乃至与孤立原子的状态没有多大差别。能级能够真正分裂成带的只有自由电子和外层束缚电子(主要是价电子),如图 1-4 的右侧所示。不过,尽管这些电子的能级能够通过分裂扩展成带,但能级之间的间隔一般不会因此而弥合。残留的能带间隙简称能隙或带隙,亦称禁带,因为这里是电子的能量禁区。能级分裂成带且相邻能带之间被禁带隔开,这是固体中电子能量状态的特点。导体、半导体和绝缘体都是这样。

对于这些能带,电子将按照能量由低到高的次序逐一加以填充。一般情况下,所有内层电子的能带都是不留一个空状态的满带。导体、半导体和绝缘体在这一点上也没有什么差别,它们在能带结构方面的差别主要表现在价电子的能带上。在绝对零度,所有的电子都将处于基态,这时金属的电子只能填至其价电子能带的中部,上半部完全空着;而半导体和绝缘体的电子则能将其价电子带恰好填满。与之相隔一个禁带的更高能带却完全空着,如图 1-5a) 所示。应用固体量子理论可以证明满带中的电子不能输运净电荷,即满带电子不导电,能够导电的只是未满带中的电子。绝对零度下的半导体和绝缘体都只有全满的带和全空的带,都没有可以导电的电子,因而电导率为零。但是当温度 $T \neq 0$ 时,由于电子的平均动能为 $3kT/2$ (k 为玻尔兹曼常数),满带电子中会有一些能量偏高者越过禁带进入高能带的空带。请注意这样会造成两个有电子的未满带。不过,任何一个能带能够容纳的电子数很大,而在低温和常温下能够越过一个宽度只有 1eV 的禁带的电子也都很少,因而这两个未满带的特征大不一样,其能量较高者接近全空,能量较低者接近全满。通常把非零温度下只有少许电子的近空带称为导带,而把只有少许空状态的近满带称为价带。上述过程其实就是在 1.1.1 节中描述的本征激发的另一种表达方式,进入导带的电子就是挣脱了原子核的束缚成为自由电子的那些电子,留在价带中的空状态就是那些能像正电荷一样参与导电的空穴。由于电子在一个能带中总是首先占据能量最低的状态,因而导带中的电子总在导带底,价带中的空穴总在价带顶,如图 1-5b) 所示。由于金属的价电子带即便在绝对零度也是未满带,其中的价电子全是自由电子,且很难向更高能带激发,也很难从更低能带获得激发上来的内层电子,因而金属是良导体,且导电电子的密度不容易改变。从图 1-5a) 中可以看出绝缘体与半导体的根本差别是禁带较宽,一般在 $3 \sim 5\text{eV}$ 以上,在一般温度下能够通过本征激发产生的载流子密度很小。




图 1-5 金属、半导体和绝缘体在绝对零度时的基本能带结构
(图 a)及半导体在 $T \neq 0$ 时的能带结构(图 b)

利用上述能带模型可加深对半导体掺杂效应的认识。杂质对晶体完美特征的破坏,反映在

能带结构上,就是在禁带中引入特征能级。施主杂质在其特征能级上有电子时为中性态,无电子时为电离态。若此能级 E_d 十分靠近导带底 E_c ,则小能量即可令其电离,向导带释放一个自由电子,如图 1-6a)所示。与此相反,受主杂质在其特征能级上无电子时为中性态,有电子时为电离态。若此能级 E_a 十分靠近价带顶 E_v ,则微小能量即可从价带顶激发一个电子到此能级,即在价带顶产生一个空穴,如图 1-6b)所示。若施主能级 E_d 和受主能级 E_a 同时存在,则由于电子倾向于优先占据低能级上的空状态,以至施主能级上的电子为受主能级俘获,既无导带底的电子产生,也无价带顶的空穴产生,这就是杂质补偿,如图 1-6c)所示。杂质补偿的本质是电子从高能级的施主能级 E_d 向低能量的受主能级 E_a 跃迁。半导体中能量跨度更大的类似跃迁还有电子从导带底 E_c 到价带顶 E_v 的跃迁,如图 1-6d)所示。但是,这两种跃迁的本质差别不在于能量跨度而在于它们产生的后果。比较图 1-6c)和图 1-6d)不难看到,电子从 E_d 到 E_a 的跃迁,无论是对 P 型半导体还是 N 型半导体,其后果只是导致一种载流子(多数载流子)密度的减小;而对电子从 E_c 到 E_v 的跃迁,电子和空穴将成对地消失,减小的是两种载流子的密度。对这后一种电子跃迁过程,在半导体中称之为载流子的复合,它是电子-空穴对的本征激发产生过程的逆过程。复合过程有可能是电子直接从 E_c 到 E_v 的跃迁,也有可能是电子经过禁带中的某个中间能级 E_i ;从 E_c 到 E_v 的跃迁,前者叫直接复合,后者叫间接复合。复合与产生这两个互逆的过程达到动平衡时,半导体中保持确定温度下的热平衡载流子密度。因此,若以某种方式在半导体中注入额外载流子时,复合过程将令其消失。




图 1-6 电子在半导体中的几种跃迁方式

- a) 施主电离产生电子 b) 受主电离产生空穴
c) 杂质补偿减少多数载流子 d) 复合消灭额外载流子

1.1.3 半导体导电的热敏性

由以上分析可知,半导体中的本征载流子浓度 n_i 是温度 T 的敏感函数。对于电力半导体器件的常用材料硅,由理论推导得出:

$$n_i = 1.69 \times 10^{26} \left(\frac{T}{300} \right)^{3/2} \exp \left(-\frac{6370}{T} \right) \quad (1-4)$$

在 $T=300\text{K}$ 时,由上式算出硅的本征载流子浓度只有 $1.38 \times 10^{16} \text{m}^{-3}$ 。由于硅晶体的原子密度高达 $5 \times 10^{28} \text{m}^{-3}$,因而室温下的本征硅必须是杂质含量不超过 $2.8 \times 10^{-4} \text{ppb}$ (十亿分之一)的超纯材料,这在目前的技术条件下还做不到。不过,实用半导体器件从工作特性的稳定性考虑大多不采用本征材料。

载流子密度是器件特性的决定性因素。从器件工作特性的稳定性考虑,保持载流子密度的稳定是最基本的要求。但是从式(1-4)可以看到,本征载流子密度随着温度的上升而指数增加,

因而用本征材料制成的器件不可能有稳定的工作特性。非本征材料在一定的温度范围内主要靠杂质原子提供载流子,而一个杂质原子最多只能提供一个电子或空穴。当每个杂质原子都已“尽责”之后,载流子密度即保持不变,器件即可望保持相应的稳定工作状态。因此,实用半导体器件大多采用掺杂材料。

值得注意的是,非本征材料并非一成不变。既然有本征激发和杂质电离这样两种载流子来源,其载流子的总密度即应为二者之和,只当本征激发的贡献较小时,才能靠杂质的完全电离保持载流子的恒定密度。但是,当本征载流子密度随着温度的升高而接近或超过掺杂浓度时,非本征半导体即开始向本征半导体转变。图 1-7 中的曲线描绘了掺磷浓度为 10^{21}m^{-3} 的硅中电子密度随温度变化的情况。显然,用这种材料做成的器件有可能在曲线保持水平的温度范围内稳定工作,这就是为什么每种器件都有一定的工作温度范围的最基本原因。




图 1-7 载流子密度随温度变化的曲线

1.2 PN 结原理

PN 结是指半导体的 P 型导电区和 N 型导电区的结合部,它是多种半导体器件、特别是多种电力半导体器件的基本构成,因而了解 PN 结原理是了解器件工作原理的基础。

在通常情况下,半导体在 PN 结处只有掺杂情况的改变而无晶体结构的改变,即原子的周期性规则排列在那里必须连续。一块 P 型半导体和一块 N 型半导体的机械接触通常难以实现原子之间的连接,因而不能形成 PN 结。生产实践中一般通过异型掺杂局部改变材料导电类型的方法,或通过晶体的外延生长新生一层导电类型相反的材料层的方法,来形成 PN 结。

利用掺杂方式形成 PN 结的工艺技术主要有合金法、扩散法和离子注入法。合金法首先在半导体表面淀积一层异型掺杂物,然后在适当温度下加热,使界面处形成杂质与半导体的熔融薄膜,这层合金膜在随后的冷却过程中即形成与主体具有连续晶体结构的异型掺杂层。对于用这种方法形成的 PN 结,其杂质分布的改变具有突变性,因而称为突变结,如图 1-8a)所示。早期的电力半导体器件多采用此法制造,但目前已不多用,因为杂质浓度和掺杂层的厚度在这种工艺中不易精确控制。

扩散工艺利用固体中的原子扩散原理,将 N 型半导体片(或 P 型半导体片)置于 P 型掺杂剂(或 N 型掺杂剂)的环境中,让杂质原子从半导体片的表面向体内缓慢扩散。用这种方式掺入的杂质,其浓度总是表面高,体内低,在某确定深处的浓度与杂质的本性和扩散过程的温度高低及时间长短等多种因素有关。用扩散工艺形成的 PN 结,出现在扩散杂质与半导体内原有的异型杂质浓度相等的高度补偿之处,杂质分布的改变在这里比较平缓,因而称为缓变结,如图 1-8b)所示。大功率的电力半导体器件基本上都要使用这种方法形成 PN 结。

离子注入法是目前最理想的掺杂方法之一,但所用设备比较复杂。离子注入设备的主要功能是离化杂质原子,然后令其瞄准半导体片加速,杂质离子在击中半导体片之前的动能可高达

数 10 个 keV, 因而能穿透半导体片的表面并渗入体内一定深度。按目前的工艺水平, 最高注入深度只有 $20\mu\text{m}$ 左右。因此, 尽管其掺杂均匀性好, 精确性和重复性高, 但只在电力半导体器件制造业中小范围使用。




图 1-8 两种结的杂质分布

a) 突变结 b) 缓变结

外延法是在半导体器件与集成电路制造业中普遍采用的一种半导体薄层生长技术。使用这种方法不仅可以在一块半导体片的表面延续一层异型掺杂薄膜, 也可延续一层浓度不同的同型掺杂薄膜。前者形成的是 PN 结, 后者形成的是 PP^+ 结或 NN^+ 结, 统称为高低结, 右上角标 + 表示高浓度。晶体薄膜的外延生长分气相外延和液相外延两种。硅膜的外延生长用气相外延, 即让含有一定比例磷烷或硼烷的硅烷(或三氯硅烷)气体从高温(约 1100°C)硅片的表面流过, 气体热分解出来的硅原子和微量杂质原子就会沉积在硅片表面并按照硅晶体的原子排列规则延续成新的结晶层。使用磷烷掺杂剂时生成 N 型外延层, 使用硼烷掺杂剂时生成 P 型外延层。外延层中的杂质含量可由掺杂剂的浓度和其他工艺参数精确控制。用这种方法比较容易获得较为理想的突变结, 但生长层越厚, 晶体结构的完美性越不易保证, 对衬底表面的要求也就越高, 因而在电力半导体器件, 特别是高耐压器件的制造工艺中较少使用, 但在功率集成电路和一些新型电力电子器件的制造工艺中则被普遍采用。用外延法制造的快恢复二极管恢复特性是很软的。

PN 结之所以能够成为具有整流、放大、开关以及其他种种特殊功能的半导体器件的基础, 完全是由它的特殊电学性质决定的。PN 结的主要特点是它的单向导电性, 即当 P 区相对 N 区处于高电位, 即被正偏置时, 其电阻极低; 而当 N 区反过来处于高电位, 即被负偏置时, 其电阻又变得极高。PN 结的电阻为什么对偏置方式如此敏感呢? 需从 PN 结在未加偏置电压时的平衡状态说起。

1.2.1 平衡条件下的 PN 结

为便于说明问题, 假定一个 PN 结是由原本分开的一块 P 型半导体和一块 N 型半导体紧

密接触而成的,尽管在前面已强调指出这事实上不可能。在结合起来之前,P型半导体有高密度的空穴,而电子密度很小;相反,N型半导体的空穴密度很小,而电子密度甚高。当两者紧密结合在一起时,由于接触面上两种载流子的浓度梯度都很高,空穴必然要从高密度的P侧流向低密度的N侧,同样,电子必然要从高密度的N侧流向低密度的P侧。物质粒子像这样从高密度区流向低密度区的运动叫扩散运动。扩散运动是一个粒子体系在存在着粒子的浓度梯度或温度梯度时的热运动,是自然界中的普遍现象。但是,半导体中电子和空穴的扩散运动与一般中性粒子的扩散运动有很大的差别。如果把两玻璃瓶颜色不同的气体通过瓶口相接触,毫无疑问会观察到它们通过扩散而相互混合的情景。经过一段足够长的时间之后,这两瓶气体最终会混合均匀,这是由扩散运动的本质所决定的大趋势。然而,PN结两边电子和空穴的扩散不可能持续到两边的电子密度和空穴密度分别相等时才结束。跟中性粒子的扩散不同,带电粒子的扩散将导致电中性条件的破坏,形成空间电荷区和相应的电场,该电场将引起电子和空穴反扩散方向的漂移,使扩散的效果无法累积到两边的密度相等。具体地说,在发生电子和空穴的扩散之前,尽管杂质原子已经电离,但N型半导体中有多少带正电的施主离子,就有多少带负电的电子与之同在,保持着材料的电中性。同样,P型半导体中有多少带负电的受主离子,也必然有多少带正电的空穴与之同在,不存在任何电荷不平衡的局部带电区域。但是,当扩散发生之后,PN结的N型侧因扩散失去电子而留下带正电的施主离子,P型侧因扩散失去空穴而留下带负电的受主离子。这些杂质离子有其固定的点阵位置,不能随意移动,从而在结的附近形成空间电荷区,如图1-9a)所示。由于空间电荷区中载流子已扩散殆尽,因而又称之为载流子耗尽区,简称耗尽区。耗尽区中的电场叫内建电场,其方向从N区指向P区,如图1-9b)所示。电子和空穴在内建电场的作用下自然也会做漂移运动,漂移流的方向恰好与扩散流方向相反。因此,内建电场起着阻止电子和空穴持续扩散的作用。

随着扩散过程的进行,PN结两侧的空间电荷逐渐增多。由于杂质密度固定不变,电荷数的增加即意味着耗尽区的展览。与此同时,内建电场也逐渐增强。在没有外加电场的情况下,PN结不应有净电流通过,这意味着内建电场必须也只能增强到一个大小适当的值,以使电子和空穴的漂移流密度 j_n 和 j_p 与扩散流密度 j'_n 和 j'_p 恰好相抵,即:

$$\begin{aligned} j_n + j'_n &= 0 \\ j_p + j'_p &= 0 \end{aligned} \quad (1-5)$$

这就是PN结的平衡状态。这时,载流子的扩散和漂移虽未停止,但已达到动态平衡。

参照图1-9a)不难看出,平衡条件下的PN结耗尽区宽度及电场分布与杂质浓度的高低及其随空间坐标的变化方式有关。一般情况下,空间电荷区中的




图1-9 突变结空间电荷区的形成

a) 突变结空间电荷区 b) 电场分布
c) 电势分布 d) 电子势垒和空穴势垒

内建电场是空间坐标的三维函数。不过,对于平面结,在每一平行于结平面的微薄层都具有横向均匀的杂质浓度的理想条件下,内建电场简化为空间坐标的一维函数,按定义记为:

$$E(x) = -\frac{dV(x)}{dx} \quad (1-6)$$

式中, $V(x)$ 是载流子的势函数。该式表明,空间电荷区内电场不为零,其中的电势必随坐标变化;空间电荷区外的电场为零,其中的电势必不随坐标变化,如图 1-9c)所示。由于空间电荷区的 N 侧带正电,P 侧带负电,N 型中性区的不变电势 V_N 必大于 P 型中性区的不变电势 V_P 。电势差

$$U_0 = V_N - V_P \quad (1-7)$$

通常被叫做接触电势差,它是 PN 结的特性参数之一,其大小与温度 T 以及 P 区的受主杂质浓度 N_a 和 N 区的施主杂质浓度 N_d 有关。根据突变结近似推出的 U_0 值计算公式为:

$$U_0 = \frac{kT}{q} \ln \frac{N_a N_d}{n_i^2} \quad (1-8)$$

式中, q 为电子的电量; k 为玻尔兹曼常数; n_i 为温度等于 T 时的本征载流子密度。若 $N_a = 10^{23} \text{ m}^{-3}$, $N_d = 10^{21} \text{ m}^{-3}$,由上式可算出这样一个硅 PN 结的接触电势差在室温下为 0.7V 左右。

注意到一个带电粒子的电势能等于其电荷与电势的乘积,而导带底 E_c 和价带顶 E_v 分别是导电电子和空穴的势能,因此,电势在空间电荷区随坐标 x 变化就意味着能带在这里弯曲,如图 1-9d)所示。弯曲量

$$\Delta E = E_{CP} - E_{CN} = E_{VP} - E_{VN} = qU_0 \quad (1-9)$$

叫接触势垒。势垒一词形象地表明,若中性 N 区的电子要继续向 P 区扩散、中性 P 区的空穴要继续向 N 区扩散,都必须克服一个大小为 ΔE 的势能障碍。另一方面,跟重物在重力场中会自然下落一样,电子和空穴在内建电场的电场力作用下也会自然地向着它们各自的低势能方向运动。了解了这两点,对于空间电荷区中的载流子耗尽就很容易从图 1-9d)中的能带倾斜得到形象地理解。

1.2.2 偏置条件下的 PN 结

在 PN 结上外加电压称为对 PN 结的偏置,P 区加正,N 区加负叫正偏置,反之叫反偏置。在讨论 PN 结的偏置状态时,通常认为外加电压 U 全部降落在空间电荷区上。尽管在有电流通过 PN 结时也会有电压降落在中性区上,但是对大多数 PN 结器件来说,中性区的长度与面积之比甚小,且载流子的密度比较高,因而电阻很小,而空间电荷区则因载流子耗尽而具有很高的电阻。因此,外加电压在中性区的降落与在空间电荷区上的降落相比可忽略。

由于零偏置时空间电荷区两端的电势差就是接触电势差 U_0 ,因而在偏压不为零时,外加电压 U 的作用就是减小或增大空间电荷区两端的电势差。若用 U_F 和 U_R 分别表示正偏压和反偏压的数值,则空间电荷区上的实际压降在正偏置时为 $(U_0 - U_F)$,在反偏置时为 $(U_0 + U_R)$ 。如图 1-10b) 所示。其所以如此,是因为载流子的扩散使 N 区电势升高,P 区电势降低,恰与反偏置的效果相同,与正偏置的效果相反。这样,正偏置将使空间电荷区内的电场削弱,电子和空穴的势垒降低;反偏置则将使空间电荷区内的电场增强,电子和空穴的势垒升高。由于电场的强弱与空间电荷的多少有关,电场的变化必须有空间电荷的相应量变与之相适应,因此,正偏置

时空间电荷的数量将下降,空间电荷区变窄;反偏置时空间电荷的数量增加,空间电荷区展宽,如图 1-10a)所示。




图 1-10 PN 结空间电荷区的宽度及电势差随偏置条件的改变而变化的情况示意图

无外加电压时,内建电场的建立恰好使载流子的漂移与扩散相平衡。外加电压使空间电荷区中的电场发生变化,破坏了扩散与漂移之间原有的平衡,使净电流密度 $(j_n + j'_n)$ 和 $(j_p + j'_p)$ 均不为零,因而会观察到偏置电路中有电流流过,但正偏压和反偏压下的电流会有很大差别。如图 1-11 所示,正偏压下流经 PN 结的电流随着偏置电压的升高而迅速增大,而反偏压下流经 PN 结的电流非常小,并且在偏压的一定变化范围内几乎不随电压的变化而变化。

图 1-11 所示的电流-电压曲线反映了 PN 结的单向导电性,被视为 PN 结的特性曲线。为了加深对单向导电性的理解,现分别对正、反偏压下的载流子运动作一定性讨论。

当 PN 结加正偏压时,由于空间电荷区中的电场被削弱,因而载流子的漂移运动受到抑制,扩散运动相对增强,产生了电子从 N 区流向 P 区以及空穴从 P 区流向 N 区的净扩散流。电子通过空间电荷区进入 P 区,成为 P 区的额外电子,空穴通过空间电荷区进入 N 区,成为 N 区的额外载流子,在半导体理论中称此现象为额外载流子注入。由于这些额外载流子在被注入区属于少数载流子,因而亦称少数注入。少数注入是 PN 结在正偏压下传导电流的根本方式,因而导致少数注入的载流子扩散必须在正偏压下永不停止。是什么原因使得这个时候的载流子扩散能够持续而稳定地进行下去,而不会像零偏压那样产生越来越大的内建




图 1-11 理想的 PN 结电流-电压曲线及反向击穿

电场以至终使扩散停止呢？这里有两个因素在起作用，一个因素是注入载流子的积累，另一个因素是注入载流子的复合。积累使得中性区的近边界层中少数载流子密度升高，复合则限制着积累过程向远边界层的扩展，并使近边界层中的少数载流子密度不会无限升高，从而在其中形成稳定的少数载流子浓度梯度。这里更具体地分析一下正向电流的形成。首先，正偏压将使多数载流子在中性区漂移，其方向与注入的少数载流子的扩散方向相反。这样，N区中有电子自PN结方向漂移，在漂移过程中不断地与从P区注入的扩散空穴相复合，未被复合的电子则被注入P区，作为P区的少数载流子继续向纵深扩散，在扩散过程中与P区中向PN结方向漂移的多数载流子空穴相复合。随着扩散电子在P区的深入，电子扩散电流逐渐转化为空穴漂移电流，到注入电子被全部复合时，扩散电流即全部转化为漂移电流。类似的过程也会在N区发生。如果电子和空穴的复合只发生在两侧的中性区而不发生在空间电荷区，那么，偏置电路中总的正向电流就是流过PN结的电子扩散电流和空穴扩散电流之和。如图1-12所示，尽管在中性区的每一个与结平面平行的截面上通过的扩散流与漂移流的比例不同，但总电流密度对任何平行截面必须是相等的，这才能够保持电流的连续性。如果改变正偏压的大小，例如令其增大，使空间电荷区的电场进一步减弱，阻挡少数载流子注入的势垒进一步降低，则中性区的额外载流子密度将随之上升，因而正向电流相应增大。




图 1-12 正向偏置 PN 结的电流构成示意图

当 PN 结处于反偏状态时，由于空间电荷区的电场增强，强化了载流子的漂移运动，通过 PN 结的净电流是漂移流而非扩散流。这时，N 区边界处的空穴将被空间电荷区的强电场扫向 P 区，P 区边界处的电子将被同一电场扫向 N 区。这些少数载流子被电场扫走之后，中性区内的少数载流子就要通过扩散流向边界，从而形成与加正偏压时的电流方向相反的电流，即反向电流。与正向电流不同的是，反向电流的形成不靠少数注入而靠少数抽取。注入时，载流子来源于对方的多数载流子，可随正偏压的升高而源源增长。但是，抽取的对象则是对方的少数载

流子,其密度原本就低,不能随反偏压的上升而源源供给。因此,在反偏压下的电流大小主要的不是看反偏压有多高,而是看构成反向电流的载流子来源到底有多丰富。由于受少数载流子密度太低的限制,PN 结的反向电流很小,并且在一个较宽的电压变化范围内不随偏压的上升而增大,因而叫反向饱和电流。

在以上讨论中,没有考虑空间电荷区中因热激发产生电子-空穴对的问题。在热平衡条件下,半导体中任何一处电子-空穴对的本征激发和复合速率相等。但是,当半导体中局部区域存在强电场时,热激发产生的电子-空穴对来不及复合即会被电场分开并被扫出电场区,形成所谓产生电流。产生电流是 PN 结反向电流的另一重要组成。与由少数载流子的抽取形成的漂移电流不同,产生电流没有饱和特征。由于空间电荷区会随着反向电压的上升而展宽,即产生区范围扩大,因而产生电流会随着反向电压的上升而缓慢增加,这在高温条件下尤其明显,因为温度升高时本征激发加剧,本征载流子密度升高。对于正偏置状态,由于空间电荷区的电场比较弱,与其中的热产生载流子有关的产生电流很小,同扩散电流相比可予忽略。

1.2.3 PN 结的穿通与击穿

穿通和击穿都是反偏压超过一定限度时发生的反向电流急剧上升现象。不过,穿通是指空间电荷区随着反偏压的升高而展宽到与电极接通时发生的短路现象,而击穿是指空间电荷区的电场随着反偏压的升高而增强到某一临界值时,点阵原子的电离直接成为少数载流子的抽取源而使反向电流急剧升高的现象。

需要承受很高的反向电压而正向导通时的电流容量又要很大的 PN 结比较容易碰到穿通问题。为了同时满足正反两种偏置状态的要求,这种结通常一侧为重掺杂,另一侧为轻掺杂。反偏置时,空间电荷区主要在轻掺杂一侧展开,外加电压主要由轻掺杂一侧承受,因而将这种结称为单边结。单边结的轻掺杂区电阻率高,为了减少体电阻在正向导通时的功率消耗,其厚度要尽量削减。但是,若其因掺杂均匀性不高而存在局部的更低掺杂区,那么高反压偏置条件下的空间电荷区扩展就会在这些区域超前,因而极易首先在这里与电极接通,如图 1-13 所示。这时,空间电荷区中的强电场得以直接从电极抽取载流子,于是反向电流急剧增大。对一个 P^+N 型的单边突变结,若其 N 区的掺杂浓度 N ,厚度为 W ,介电常数为 ϵ_s ,则穿通电压为:

$$U_{PT} = q \frac{NW^2}{2\epsilon_s} \quad (1-10)$$

式中, q 为电子电荷。




图 1-13 PN 结的穿通(无阴影者为空间电荷区)

PN 结击穿的直接原因是空间电荷区中因点阵原子的电离而产生大量的额外电子和空穴,但点阵原子的电离有两种不同机制,即通常所说的两种击穿机制,一种叫雪崩击穿,一种叫齐纳击穿。

雪崩击穿是电力半导体器件中最常见的击穿现象,它与强电场中半导体载流子的倍增效应有关。当 PN 结空间电荷区中的峰值电场超过某临界值时,在反偏压驱动下从中性区边界漂移进来的载流子受电场加速获得很高的动能。这些高能量的载流子在空间电荷区与点阵原子碰撞时将使之电离,产生新的电子-空穴对。新生的电子-空穴对立即被强电场分开并沿相反方向加速,进而获得足够动能使另外的点阵原子电离,产生更多的电子-空穴对,如图 1-14 所示。载流子在空间电荷区这样一而二,二而四地倍增下去,犹如雪崩一般,反向电流即迅速增大。这时的电压值叫雪崩击穿电压。




图 1-14 载流子在空间电荷区内的雪崩倍增

雪崩击穿不仅依赖于空间电荷区中的电场强度,还与空间电荷区的宽度有关,因为载流子动能的增加需要有足够的加速距离,而从载流子的倍增效率考虑,也需要每个新生的载流子在进入中性区之前有较多的碰撞机会。因此,雪崩击穿通常发生在空间电荷区较宽的轻掺杂侧。对于单边突变结,雪崩击穿电压 U_B 随着轻掺杂区杂质浓度的升高而下降,硅 P^+N 结的雪崩击穿电压 U_B 与其 N 区杂质浓度 N 的函数关系对常用浓度范围可表示为:

$$U_B = 1.69 \times 10^{18} N^{-\frac{3}{4}} \quad (1-11)$$

当 N 从 10^{19}m^{-3} 升高到 $5 \times 10^{20} \text{m}^{-3}$, U_B 从大约 9500V 下降到 500V 左右。对不同材料, U_B 随晶体原子的电离能(释放一个被束缚电子所需要的最低能量)增加而升高。几种常用材料的 P^+N 结的 U_B 随 N 区施主浓度的变化情况如图 1-15 中曲线的实线部分所示。图中曲线的虚线部分属于齐纳击穿。

齐纳击穿在重掺杂 PN 结中才会发生。发生齐纳击穿的时候,空间电荷区中的点阵原子直接被强电场电离而不是借助于被电场加速的高能量载流子。当 PN 结两边都是重掺杂材料时,空间电荷区即使在很高的反偏压下也扩展不开,因而无足够的加速距离把在其中经过的载流子加速到具有使点阵原子电离的能量,但其中的电场却因其狭窄而变得很强,以至可令其中的点阵原子直接电离,释放被束缚的价电子,即价带电子。这些电子在强电场的帮助下直接进入 N 区的导带,从能带弯曲的情况看此问题或许更清楚一些。参照图 1-16,当强电场使 P 区价带顶上升到 N 区导带底以上时,尽管 N 区导带电子向 P 区导带扩散的势垒很高,但耗尽区中 P 侧价带顶的电子欲向 N 区导带底漂移时却并无能量障碍,它们只须渡越一个在能量上是禁区的狭窄空间。当这空间足够窄时,这种渡越是能够实现的,这在量子力学中叫做隧穿。PN 结两边的杂质浓度越高,空间电荷区越狭窄,能带的弯曲量越大,越容易发生电子从 P 区价带向 N

区导带的隧穿。这等于是反偏压产生的电场直接从 P 区的价带抽取电子,而不是从它的导带,因而反向电流急剧增加。人们称此现象为齐纳击穿,又称隧道击穿。图 1-15 中曲线的虚线部分反映了齐纳击穿电压与轻掺杂区杂质浓度的关系。




图 1-15 P^+N 单边突变结的击穿电压与材料及 N 区施主浓度的关系




图 1-16 发生齐纳击穿时的能带示意图

1.2.4 PN 结的热效应

图 1-11 所示的理想 PN 结的电流-电压曲线可用数学式表达为:

$$J = J_0 \left[\exp\left(\frac{qU}{kT}\right) - 1 \right] \quad (1-12)$$

式中, J 为 PN 结在偏置电压为 U 时的电流密度; J_0 是 J 在 $U \ll 0$ 时的值, 即反向饱和电流密度; k 为玻尔兹曼常数, T 为 PN 结的温度。室温 (300K) 下, $kT = 0.026 \text{ eV}$, 因而在反偏压下, mUm 很小时电流即趋于饱和, 而在正偏压下, U 也在很小时即有 $\exp(qU/T) \gg 1$, 正向电流密度 J_F 随偏压 U 的增加而指数上升。

PN 结的正向电压 U_F (通态压降) 是温度 T 的函数。在电流密度较小时, U_F 随着 T 的上升而下降, 因而其温度系数是负数。硅 PN 结的 U_F 的典型温度系数值是 $-2.4 \times 10^{-3} \text{ V/K}$ 。在电流密度

较大时,由于PN结中性区的电阻也将对 U_F 有重要影响,而载流子的迁移率在高温时变小会使中性区的电阻增大,因而这时的 U_F 将随温度上升而增大,其温度系数为正。图1-17是两个不同温度下的PN结特性曲线,从图中的虚线可以看到温度系数在大电流条件下改变符号的趋势。

式(1-12)还表明PN结的反向电流会随着结温 T 的上升而增大,这与中性区的少数载流子浓度和空间电荷区的产生电流都会随温度上升而加大有关。温度升高还会使PN结的雪崩击穿电压 U_B 提高,这是因为升温可使点阵原子的振动加剧,载流子在空间电荷区与点阵原子碰撞的机会相应增加,在两次连续碰撞之间所能经历的平均路程则被缩短,于是,要使载流子还能获得足够使原子电离的动能,空间电荷区内的峰值电场必须更高。为了避免这些热效应严重影响结型器件的稳定性,必须对器件采取有效的散热措施,因而电力电子装置中的功率器件大多安装在带特制散热器的基座上。




图 1-17 温度对 PN 结静态特性的影响

1.2.5 PN 结的电容

PN 结的单向导电性使其对交流电有整流作用,但这种作用只在交变电压的频率不太高时才能很好发挥,当电压频率增高时就不能很好发挥,乃至完全消失。这说明 PN 结本身还包含有不利于整流作用充分发挥的潜在因素,这就是 PN 结的电容。PN 结电容按其产生机制和作用的差别分为势垒电容和扩散电容。

通过前面的讨论,了解到 PN 结的基本特征是在结附近存在一个空间电荷区。由于空间电荷区中无可动电荷,犹如一层绝缘介质,因而与将其夹在中间的两个低阻 N 型和 P 型中性区一起,构成一个电容器。因为空间电荷区又是载流子的势垒区,所以称此电容为势垒电容。对于平面结,其势垒电容类似于一个平板电容器的电容。电容的基本功能是充放电,势垒电容的充放电是通过空间电荷区的宽度变化来进行的。我们知道,正偏压可使空间电荷区变窄,反偏压可使空间电荷区变宽,但是组成空间电荷区的电荷是不能移动的杂质离子,因而其宽窄变化其实就是边界附近杂质原子的离化和离化杂质的中和,而这些过程又是由电子与空穴的放出和充入来完成的,这就是势垒电容的充放电。当然,充电和放电不仅发生在偏压改变极性的时候,正偏压上升和反偏压下降也都是在对其充电,正偏压下降和反偏压上升也都是在对其放电。

由上可知,势垒电容与空间电荷区内的近边界层的充放电有关,而一个 PN 结在偏压发生变化时的充放电现象并不只是出现在空间电荷区内,也会出现在空间电荷区外的中性区的近边界层中。我们知道,在正偏压下有空穴从 P 区注入 N 区,有电子从 N 区注入 P 区,这些注入

的额外载流子作为其中的少数载流子依靠浓度梯度的存在而向纵深扩散。这说明 N 型和 P 型中性区的近边界层中少数载流子的密度偏高,或说在这些地方有注入载流子受扩散速度的限制而形成的积累。正偏压越高,注入量越大,积累也就越多;正偏压下降,注入量减小,积累也就减少。这种发生在空间电荷区外并与注入载流子的扩散运动有关的电容效应就叫扩散电容。扩散电容是由正偏压造成的,在其他偏置条件下不存在。

理论和实验皆可证明,PN 结的势垒电容和扩散电容都是外加电压的函数而非常数,因而须用微分电容的概念来定义,即:

$$C(U) = \frac{dQ}{dU} \quad (1-13)$$

式中, dQ 代表一个 PN 结的势垒区内或势垒区外因偏压 U 的微小增量 dU 而产生的电荷增量; $C(U)$ 即为该 PN 结在偏压为 U 时的势垒电容或扩散电容。

1.2.6 PN 结的动态特性

因为有电容效应,所以 PN 结在零偏置状态与某个稳定偏置状态之间,或在某两个不同的稳定偏置状态之间转换时必然经历一个过渡过程。在这些过渡过程中,PN 结中的某些区域要占用一些时间来调整它们的带电状态,因而其电流-电压特性相应地随时间改变,这就是 PN 结的动态特性。本小节以 PN 结从正偏状态到反偏状态的转换为例,讨论其动态特性中的一些基本问题。

由于额外载流子的产生与复合在 PN 结状态转换的过渡过程中起着决定性的作用,因而有必要首先介绍一下少数载流子寿命这个重要的半导体参数。前已指出,无论用何种方式向半导体中注入额外载流子,这些额外载流子终将通过复合而逐渐消失。由于每个注入载流子在复合之前经历的生存时间各不相同,因而只能用全部注入载流子的平均生存时间来反映复合过程的快慢,这就是额外载流子的寿命。因为注入的常常只是少数载流子,或者虽然是成对注入,但是注入密度远不如材料中多数载流子的热平衡密度高,注入的效力也就主要体现在少数载流子方面,因而把额外载流子的寿命叫做少数载流子寿命,简称寿命,通常用 τ 或 τ 加下标 n 或 p 来表示。下标 p 代表 N 型材料中的空穴,下标 n 代表 P 型材料中的电子。既然寿命 τ 表示注入载流子的平均生存时间,则其倒数 $1/\tau$ 即是单个载流子在单位时间内所能得到的复合机会数,半导体理论中称之为复合几率。若某区域中的额外载流子数目为 N ,则 N/τ 是该区域中因为复合而在单位时间内消失的额外载流子数目。

现在来考虑一个正向偏置的 P^+N 型单边突变结。为了讨论问题的方便,假定其 N 区足够长,以致从 P^+ 区注入 N 区的空穴除了在近边界区积累起一定的浓度梯度外,余者将全部在 N 区内被复合,无一能扩散到底让 N 区电极吸收。这样,空穴在 N 区的扩散电流 I_p 在接近电极的区域即趋于零。另一方面,我们还假定 N 区的电子对 P^+ 区没有注入,即电子的漂移电流由于长距离的复合到达空间电荷区边界时也已趋于零,上述情况如图 1-18 所示,与图 1-12 比较一下,可知单边突变结的电流构成要比一般情况简单得多。这时,通过空间电荷区边界的空穴扩散电流就是 P^+N 结的正向电流。

PN 结的电导调制效应: 以上述正偏 P^+N 结为例说明, P 区向 N 区注入空穴,在 N 区形成额外载流子少子积累,由于 N 区的电子复合而形成少子浓度梯度,随着正向电流上升,注入

少子空穴积累增多,少子浓度梯度变缓。少子空穴分布在大部分高阻 N 区。因为注入的额外载流子少子浓度远远高于被注入 N 区的平衡少子浓度,因而使得 N 区电阻率下降,电导率增加。如图 1-19 所示,纵坐标为少子及多子空穴浓度,横坐标为 PN 结位置。阴影区为不同注入水平下的注入的少子空穴的分布。




图 1-18 正偏置 P^+N 型单边突变结的电流构成




图 1-19 一个正偏 P^+N 结的演示高阻 N 区少子电导调制效应的载流子分布示意图

对于这样一个简单情况,可以很方便地写出其正向电流在达到稳定状态之前的过渡过程中的瞬态值表达式。若设由 P^+ 区通过空间电荷区注入 N 区的空穴数目在时刻 t 为 $N_p(t)$,则单位时间内因为复合而在 N 区消失的空穴数目在时刻 t 时为 $N(t)/\tau_p$,而单位时间内积累在 N 区中的空穴数目在时刻 t 时则可用 $N_p(t)$ 随时间改变的微分速率 $dN_p(t)/dt$ 来表示。由于注入空穴只有在 N 区内积累和复合这两种可能,因而以上两个空穴数目之和即是在时刻 t 越过空间电荷区的每秒空穴总数,于是正向电流瞬态值

$$\begin{aligned}
 I_P(t) &= q \left[\frac{N_p(t)}{\tau_p} + \frac{dN_p(t)}{dt} \right] \\
 &= \frac{Q_p(t)}{\tau_p} + \frac{dQ_p(t)}{dt}
 \end{aligned} \tag{1-14}$$

式中, q 为电子电荷; 因而 $Q_p(t)$ 即是 N 区在 t 时刻的正电荷总量。

式(1-14)表明, PN 结正向导通时的过渡过程是一个少数载流子的积累过程, 直到单位时间内注入 N 区的空穴数与在 N 区因复合而消失的空穴数完全相等时积累才会停止, 这时式(1-14)中的微分项为零, 该 P^+N 结进入稳定的正偏状态。若稳定时的正向电流为 I_F , 相应的 N 区正电荷总量为 Q_p , 则由式(1-14)可得:

$$Q_p = I_F \tau_p \quad (1-15)$$

若在 PN 结处于稳定的正偏状态时突然令偏压反向, 则 N 区中在正偏压下积累起来的额外空穴将会首先被空间电荷区的强电场抽回 P 区。由于这些额外空穴的密度远高于 N 区的平衡空穴密度, 因而偏压反向的瞬间反向电流很大, 等到经过一段时间, N 区积累的额外空穴抽到一定程度之后, 其值才逐渐下降, 然后又经过一段时间才达到反向饱和电流值 I_0 。上述 P^+N 结在偏压由正到反转向时的反向电流瞬态曲线如图 1-20a) 所示。图中, 反向电流基本不变的时间间隔 t_s 叫存储时间, 从电流开始明显下降到降至初值的 $1/10$ 时所经历的时间 t_f 叫下降时间。两段时间之和即是通常所说的关断时间或反向恢复时间, 通常记为 t_{off} 或 t_{rr} 。在此过渡过程中, 结电压的相应变化如图 1-20b) 所示。由图可见, 在存储时间 t_s 以内, 结电压仍为正值。




图 1-20 P^+N 结在关断过程中的瞬态电流曲线和瞬态结电压曲线

为了求解这一过渡过程的时间常数, 需要建立反向电流的瞬态值所满足的方程。考虑到充放电的互逆关系, 此方程不难由式(1-14)直接得出, 特别是对于反向电流基本不随时间变化的一段过程。这时, 式(1-14)变为如下线性微分方程:

$$-I_R = \frac{Q_p(t)}{\tau_p} + \frac{dQ_p(t)}{dt} \quad (1-16)$$

其解为:

$$Q_p(t) = -\tau_p I_R + C \exp\left(-\frac{t}{\tau_p}\right) \quad (1-17)$$

式中, 积分常数 C 可由初始条件 $Q_p(0) = Q_p = \tau_p I_F$ 定出, 其值为:

$$C = \tau_p (I_F + I_R) \quad (1-18)$$

代入式(1-17), 即得 N 区存储的空穴电荷总量在偏压反向之后随时间衰减的规律

$$Q_p(t) = -\tau_p I_R + \tau_p (I_F + I_R) \exp\left(-\frac{t}{\tau_p}\right) \quad (1-19)$$

若近似认为反向电流开始衰减时存储电荷总量为零, 即 $Q_p(t) = 0$, 则存储电荷延迟时间

$$t_s = \tau_p \ln\left(1 + \frac{I_F}{I_R}\right) \quad (1-20)$$

由此可见, 存储电荷延迟时间主要由两个因素决定, 一个是存储区的少数载流子寿命, 另一个是正向注入电流和反向抽取电流的相对大小。若 I_F/I_R 较大, 则意味着反向电场对存储电荷的抽取率较低, t_s 就长; 同样 τ_p 长则意味着存储在 N 区中的空穴在抽取过程中因为复合而消失

的过程较慢,因而 t_s 也会延长。

精确求解上述过渡过程得到的存储电荷延迟时间表达式为:

$$t_s = \tau_p \left[\operatorname{erf}^{-1} \left(\frac{I_F}{I_F + I_R} \right) \right]^2 \quad (1-21)$$

而下降时间 t_f 则由超越方程

$$\operatorname{erf} \left(\sqrt{\frac{t_f}{\tau_p}} \right) + \frac{\exp(-t_f/\tau_p)}{\sqrt{\pi t_f/t_s}} = 1 + 0.1 \left(\frac{I_R}{I_F} \right) \quad (1-22)$$

确定。式中, erf 和 erf^{-1} 分别代表误差函数和余误差函数。图 1-21 中的两条曲线分别是 (t_s/τ_p) 和 (t_f/τ_p) 随 (I_R/I_F) 变化的函数曲线。这两条曲线只针对 N 区较长的 P^+N 结, 结型电力半导体器件多属这种类型。在 I_R/I_F 较大时, 关断时间:

$$t_{\text{off}} = t_s + t_f \approx \frac{\tau_p}{2} \left(\frac{I_F}{I_R} \right) \quad (1-23)$$

此结果说明, 对应用于高、中频装置的电力开关器件, 其少数载流子存储区的寿命要尽可能短。在器件制造工艺中, 常常用掺入某些特殊杂质(例如金、铂)的方法来缩短少数载流子的寿命。用高能射线, 例如 γ 射线或电子束辐照的方法, 也能在半导体中有效地缩短少数载流子的寿命。使用后一种方法常常在管芯制成之后, 甚至封装之后进行, 因而对器件的使用者比较有利。




图 1-21 按 τ_p 归一化了的存储时间 t_s 和下降时间 t_f 与反正向电流之比 I_R/I_F 的关系

参考文献

- 1 格罗夫. 半导体器件. 齐建译. 北京: 科学出版社, 1976
- 2 爱德华. 半导体器件基础. 卢纪译. 北京: 人民教育出版社, 1981
- 3 施敏. 半导体器件物理. 黄振岗译. 北京: 电子工业出版社, 1987
- 4 叶良修. 半导体物理学. 北京: 高等教育出版社, 1983

思考题

1. 为什么电子迁移率高于空穴迁移率?
2. 为什么锗(Ge)管收音机在环境温度稍高时不能正常工作?
3. 硅 PN 结接触电势差为 0.7 V, 能否用万用表像测电池那样测出该值? 为什么?
4. 为什么反偏 PN 结的漏电流不大且有一个饱和值?
5. 为什么 PN 结能作为整流用?
6. 为什么正偏 PN 结压降不随正向电流成比例增长? PN 结正向压降大小决定于什么?
7. P^+N 结雪崩击穿发生在 P 侧还是 N 侧? 为何 N 区浓度上升, 击穿电压 U_B 下降?
8. PN 结加反向电压时有无扩散电容效应? 为什么要用微分电容来衡量 PN 结电容?

第 2 章 半导体二极管与晶体管

顾名思义,二极管泛指一切只有两个端电极的电子器件;半导体二极管泛指一切用半导体做主材料制成的二极管,其大多数只包含一个 PN 结,可说是最简单的半导体器件。然而对晶体管却不能望文生义将其理解为泛指一切以晶体为主材料制成的电子器件。其英文原词 transistor 在字面上与晶体毫不相干,是单词 transconductance(跨导)的前缀与单词 varistor(变电阻)的后缀复合而构成的新词,意为可跨导控制的可变电阻,因而它仅是对信号具有放大或开关作用的一些三端子半导体器件的总称。这些器件既有用结晶半导体制造的,也有用非晶半导体制造的,但最多只含两个 PN 结。从以后几章可看到,包含更多 PN 结的三端子半导体开关还有别的名称,例如晶闸管等。

本章首先介绍几种常用的半导体二极管,然后讨论双极晶体管和场效应晶体管这两大类晶体管的基本工作原理和特性。这不但是了解这些器件本身的需要,也是以后各章讨论一些最重要的电力电子器件的基础。

2.1 半导体二极管

半导体二极管虽然是最简单的半导体器件,但其品种并不单调。尽管任何一种半导体二极管都具有 PN 结电流-电压特性曲线所表现的基本特征,但材料和结构参数以及加工工艺的变化仍可造成其工作特性上的明显差别,从而导致其不同的用途。根据用途,半导体二极管可分为电子类和光电子类两大类。电子类包括整流、检波、开关、稳压以及微波等多种二极管;光电子类则包括光电、发光、激光等多种光电转换器件。在整流与开关等电子类二极管中,具有高耐压和大电流开通能力的功率二极管在器件结构上有其显著特点,是最简单的电力电子器件。根据器件的基本结构,半导体二极管还有 PN 结二极管和肖特基势垒二极管之分,后者同前者一样也在电力电子器件中占有重要地位。本节只介绍电子类半导体二极管,且侧重于常用的功率二极管。在讨论具体器件之前,首先介绍一下在电路模拟中普遍用来描述二极管工作特性的模型,即分段线性模型。

2.1.1 分段线性模型

半导体二极管的最显著特征是其单向导电性。对于单向导电性的简单而合理的描述,常常近似地把正向偏置的二极管视为短路,把反向偏置的二极管视为开路,如图 2-1a)所示。这无疑是一个理想化的二极管。对于实际应用中的许多二极管,特别是开关、整流、稳压等电子线路中的二极管,其电流-电压特性可以用这种理想二极管加上其他电路元件构成的等效电路来描

述。譬如,正偏二极管实际上要在某个被称为偏移电压或起始电压的正向电压 U_0 的作用下才能导通,针对这一特点,可用一电动势 $E_0=U_0$ 的电池与理想二极管相串联来加以描述,如图 2-1b)所示。若更进一步考虑到器件的功率消耗问题,还可在等效电路中串联一个电阻 R_F 来描述更一般化的二极管正向电流-电压特性,如图 2-1c)所示。图中曲线的斜率即代表 R_F 的大小。上述模型把二极管的电流-电压特性在不同的电压范围内视为斜率不同的线性函数,因而被称为分段线性模型。在电子线路中常采用该模型分析静态特性,当然,其结果只在部分电压范围内有效。




图 2-1 描述二极管静态输出特性的分段线性模型

a)理想二极管 b)具有偏移电压的理想二极管 c)考虑了功率消耗的二极管

回顾一下 PN 结原理,不难发现上述模型中的偏移电压也就是接触电势差,其值对硅管和锗管分别为 0.7 V 和 0.3 V 左右。二极管的另一重要参数——正向压降 U_F 按此模型可表示为:

$$U_F = U_0 + I_F R_F \quad (2-1)$$

式中, I_F 为正向电流。实际情况中 R_F 并不总为常数,因而功率消耗并不总随电流线性增大。

2.1.2 PN 结功率二极管

由于理想二极管只传导正向电流,因而当一个交流电源与之串联使用时,其输出正弦波的正半周可输入负载,负半周不能输入负载,因而负载两端的电压在正半周时不为零,在负半周时为零,这就是所谓整流效应。起整流作用的二极管亦称整流器,一般都是 PN 结型的功率二极管。显然,作为整流器使用的实际器件应具有尽可能与理想二极管相似的工作特性。参照图 2-1 可知,其反向电阻 R_R 要尽可能大,正向电阻 R_F 要尽可能小,同时还须有尽可能高的击穿电压 U_B 和尽可能低的偏移电压 U_0 。但是就器件的工作原理而言,这些参数对材料和器件结构的要求往往是不一致的,因而上述要求在同一器件中不可能同时得到满足。例如,就偏移电压而言,锗二极管比硅二极管低,但是锗管的反向电阻也要比硅管低得多。这两个问题都与材料的禁带宽度有关。锗的禁带比硅的禁带窄,虽然偏移电压低,但相同工作条件的反向漏电流大,且高温特性不好,因而功率二极管一般都不是锗管而是硅管。

各种型号的硅功率二极管的工作特性也会有悬殊差别,这种差别是由不同的结构设计和

加工工艺决定的。PN 结两侧的杂质浓度对二极管的击穿电压、接触电势和正向电阻起决定性的作用。对于单边结,二极管的许多工作特性都主要由轻掺杂区的杂质浓度来确定。参照图 1-15 可知,轻掺杂区的杂质浓度越低,二极管的击穿电压越高。但是,杂质浓度降低之后必然引起正向电阻 R_F 的增大。由于功率器件以产生焦耳热的形式消耗功率,大电阻引起的功率高消耗有可能使其结温超过正常工作温度的允许范围,因此低掺杂区的杂质浓度不能过低。当然,降低正向电阻也可以从器件的尺寸上想办法,即扩大其有效面积,减小厚度。在实际工作中,器件面积的大小受到半导体片电阻率均匀性和器件制造工艺水平的限制。对于大多数硅功率二极管来说,轻掺杂区的杂质浓度就是原始硅片本身的杂质浓度,因而硅片电阻率的不均匀性常常会直接导致二极管的反向穿通,从而使其反向耐压能力下降,特别是在其厚度不够富裕的时候。

PN 结在硅片边沿或表面的露头处上击穿电压明显降低,成为降低功率二极管等反向阻断能力的重要因素之一。为了避免表面击穿的影响,功率二极管的 PN 结外露处通常都经过了特殊的造型处理。有两类常用的处理方法。一类是台面造型,即将硅片边沿磨成斜角,如图 2-2a)所示;另一类是加保护环,如图 2-2b)所示。

参照图 2-2a)不难看出,磨角的直接效果是引起结两侧等厚度层的体积改变,使大直径层的体积大于小直径层的体积。由于 PN 结两侧空间电荷区中的正负离子数必须相等,因而斜面附近的表面空间电荷区必然要向直径减小的方向弯曲,使大直径层的表面空间电荷区变窄,小直径层的表面空间电荷区变宽。由于宽度的变化只是为了保持结两侧正负空间电荷数目相等,因而宽度变化的幅度与杂质浓度有关,低掺杂区的变化较大,高掺杂区的变化较小。如果磨角使硅片直径从高掺杂区向低掺杂区缩短,这样磨成的角叫正斜角,反之叫负斜角。图 2-2a)所示为正斜角。对于正斜角,表面空间电荷区变宽的是低掺杂区,其展宽的幅度比高掺杂区收缩的幅度大,斜面上总的空间电荷区宽度明显增加,因而表面电场下降,使击穿首先在表面发生的可能性减小,从而可以得到提高反向阻断电压的效果。对于负斜角则不然。由于此时表面空间电荷区展宽的是高掺杂区,其展宽的幅度远远没有低掺杂区收缩的幅度大,因而斜面上总的空间电荷区宽度明显缩小,表面电场增强。显然,硅功率二极管采用台面造型方式提高反向阻断电压时只能用正斜角。




图 2-2 提高 PN 结功率二极管反向耐压能力的表面处理方法

a) 台面磨角造型 b) 加 P 型保护环

台面磨角造型适合于面积较大的大功率二极管,不适合于功率较小的高反压二极管。因为前者的管芯多为完整的圆形硅片,磨角成形的工艺简单;而后者的管芯多为面积很小的方片,不易磨角成形。对于后者通常采用保护环技术来提高其反向击穿电压。最简单的保护环技术是在 P^+N 结的表面露头处扩散一个低掺杂的 P 型环,将表面上的 P^+N 结变成 PN 结如图 2-2b) 所示。由于空间电荷区在低掺杂 P 区的扩展比在高掺杂 P^+ 区的扩展宽一些,从而使表面空间电荷区变宽,表面电场明显低于体内电场。

对于高频应用中的功率二极管,除了功率消耗和反向阻断能力而外,它在导通过程和关断过程中的瞬态特性也是不容忽视的,某些时候甚至会上升为第一位的重要问题。

在功率二极管从断态到稳定导通状态的过渡过程中,其正向电压会随着电流的上升首先出现一个过冲,然后才逐渐趋于稳定,如图 2-3 所示。电压过冲的物理机制主要有两个,一个是阻性机制,一个是感性机制。阻性机制是指少数载流子注入的电导调制作用。在导通初期,二极管的电阻主要是低掺杂 N 区的欧姆电阻,其值颇高且为常量,因而管压降随着电流的上升而升高。但是当电流上升到一定数值时,注入并积累在低掺杂 N 区的少数载流子空穴不断增加,使其电阻率明显下降,这就是电导调制作用。电导调制使 N 区的有效电阻随着正向电流的上升而下降,管压降即随之降低,从而形成峰值 U_{FP} 。感性机制是指正向电流随时间上升在器件的内部电感上产生压降。器件的内部电感由硅片电感和电极连接件电感两部分组成。显然,电感压降只存在于电流上升过程之中,正向电流渐趋稳定时即趋于零。由于有电感压降的存在,因而峰值压降 U_{FP} 必是电流上升率 di/dt 的函数, di/dt 越大, U_{FP} 也就越高。 U_{FP} 中的阻性分量只在 di/dt 较小时才起主要作用。




图 2-3 二极管导通时的电压过冲现象

描述二极管开通过程的特征参数除了 di/dt 和 U_{FP} 而外,还有一个被称为正向恢复时间的时间常数 t_{fr} 。参照图 2-3, t_{fr} 定义为正向电压从零经极大值 U_{FP} 降至接近稳态压降的某个瞬时值所需要的时间。对于硅功率二极管,该瞬时值通常定为 $2V$ 。跟功率器件的其他许多特性一样,结温升高会使导通过程的瞬态特性变坏,即 t_{fr} 和 U_{FP} 都会增大。开通之前的偏置状态对功率二极管的开通特性也有影响,轻度的正向预偏置比反向预偏置对开通有利。

当加在一个二极管上的偏置电压的极性从正向变成反向时,该二极管并不能立即关断,而须经过一个短暂的时间周期之后才能重新获得反向阻断能力,进入关断状态。在关断之前会有显著的反向电流出现,并伴随有明显的反向电压过冲。由 1.2.6 节知,这是正向导通时少数载流子在 PN 结两侧存储的结果。

二极管关断过程中的电流波形和电压波形如图 2-4 所示。关断过程自时刻 t_F 开始,这时加在二极管上的偏置电压反向,正向电流 I_F 以速率 di_F/dt 下降,其值由开关电路的外电感 L 和反向电压 U_R 决定,即:

$$\frac{di_F}{dt} = -\frac{U_R}{L} \quad (2-2)$$

对 P^+N 结型二极管而言,随着电流的减小,存储在高阻 N 区的额外空穴的电导调制作用被削弱,加上器件内部电感的作用,管压降 U_F 暂无明显变化,即便在电流过零的时刻 t_0 也只有轻微下降,且仍为正向电压。事实上,只要 N 区额外空穴的密度还保持着越靠近空间电荷区

越高的态势,即沿 P^+N 方向的额外空穴密度差 $\Delta P_N > 0$,管压降的正极性就不会改变。这时,反向偏置电压 U_R 靠外电感 L 来支撑。但是,当空间电荷区附近的额外空穴即将抽尽,以致使 $\Delta P_N < 0$ 时,管压降即变为负极性。这时,流经二极管的反向电流要靠离空间电荷区较远处的空穴来维持,而那些地方的空穴密度较低,因而在管压降极性改变之后即 $\Delta P_N < 0$ 之后不久,反向电流即达到其极大值 I_{RP} ,然后迅速下降。从反向电流达到极大值的时刻 t_1 开始,空间电荷区开始迅速展宽,于是该二极管重新获得对反向电压的阻断能力。




图 2-4 二极管关断过程中的电流波形(实线)和电压波形(虚线)

由于时刻 t_1 的电流变化率由 $di/dt=0$,因而此时电感上的电压迅速下降到零,反向电压 U_R 直接加在二极管上。然而在时刻 t_1 之后,由于反向电流的迅速下降在电路电感中产生一反向感生电动势,因而二极管电压并不停留在 U_R 上,而会发生反向过冲,并在时刻 t_2 附近电流变化率接近于零时过冲至极大值 U_{RP} ,随后才由于感生电动势归零而下降至 U_R ,时间 $t_{rr}=t_2-t_0$ 叫二极管的反向恢复时间。硅快恢复二极管的 t_{rr} 在 ns 量级。

将图 2-4 与图 1-20 相比会发现有两个明显的差别,一个是电流从正向到反向的过渡情况,另一个是电压从正向到反向的过渡情况。这种差别跟考虑问题的出发点有关。在本节中考虑的是功率二极管,其正向导通时的电流密度较大,即额外载流子的注入水平较高,电导调制效应不能忽略,同时因 di/dt 还较大地考虑了电路和器件本身的自感效应。而在 1.2.6 节中只考虑了小注入情况。对小注入问题,电导调制效应和自感效应都可忽略。

图 2-5a)、图 2-5b)、图 2-5c)分别是阶跃二极管、软恢复二极管和软快恢复二极管(FRED)的瞬态电流波形,恢复系数 S_r 定义为下降时间 $t_f=t_2-t_1$ 与延迟时间 $t_s=t_1-t_0$ 之比。 S_r 越大,二极管恢复性能越软。由于 di/dt 越高则过冲峰值电压 U_{RP} 越高,因而阶跃二极管在关断过程中的电压过冲问题比较严重。

二极管的反向恢复特性是针对特定的温度、特定的正向电流 I_F 和正向电流下降率 di_F/dt 而言的。




图 2-5 具有不同恢复系数 S_r 的两种功率二极管在关断过程中的瞬态电流波形
a) 阶跃二极管(硬恢复二极管) b) 软恢复二极管 c) 软快恢复二极管(FRED)

2.1.3 FRED (Fast Recovery Epitaxial Diode)

快恢复二极管一般有用扩散法与少子寿命控制技术而制成的快恢复二极管 FRD(Fast Recovery Diode)和用外延法制成的快恢复外延二极管 FRED 两种类型。FRD 的反向恢复很快,成本较低,但是反向恢复波形很硬,见图 2-5a)。而 FRED 的反向恢复又快又软,见图 2-5c),并且正向恢复也好。FRED 的结构剖面示意如图 2-6 所示。由于采用外延层及用掺铂进行少子寿命控制,FRED 的成本较高,经过精确铂少子寿命控制的 FRED 的高温性能也较好。在高频电力电子电路中,采用 FRED 可以提高二极管的快速整流软恢复性能,减小开关损耗,减小电磁干扰噪声。




图 2-6 快恢复外延二极管(FRED)的剖面结构图

2.1.4 稳压二极管

如果一个二极管的反向特性十分接近于理想二极管的反向特性,即在反向电压上升到击穿点之前漏电流一直很小,且基本上不随电压的改变而改变,仅在击穿点附近发生陡然变化,电流大幅度增减时电压值基本保持在击穿点不变,则习惯上称此二极管具有“硬”击穿特性,反之则称具有“软”击穿特性。使二极管击穿特性“软”化的直接原因主要是结平面或其周边中存在击穿电压较低的弱点,这些局域性的弱点通过前后不齐的提前击穿,使二极管整体击穿前的反向漏电流增大,严重时使二极管的击穿电压难以确定。弱点问题主要是材料和制造工艺的均

匀性问题,因而“软”特性是可以克服的。

具有“硬”击穿特性的二极管可以在电子线路中作为稳压器使用,向负载提供稳定偏压,因而被称为稳压二极管或齐纳二极管。稳压二极管工作在反向击穿状态,如图 2-7 所示。在电源与稳压二极管之间串联限流电阻,是为了保护稳压管不致因过大的反向击穿电流烧坏,使其能长时间保持在击穿状态。不过,为了获得较好的稳压特性,限流电阻不宜过大。这是因为实际二极管在击穿之后虽然电阻很小,但仍有一定的大小,且是非线性的,可用微分电阻 $R = dU/dI$ 来表示。正常情况下,电流越大,微分电阻 R 越小,即电流的较大变化引起的电压波动较小,因而在生产厂规定的允许范围内,工作电流要尽可能选高一些。




图 2-7 稳定电压额定值为 15V 的一个稳压二极管的电流-电压特性(图 a)及其应用示意图(图 b)

市售稳压二极管的品种很多,能够提供的标准电压额定值从几伏到几百伏不等,因而击穿机制并非都是齐纳击穿。一般 4.5V 以下的稳压二极管属于齐纳击穿型,其特点是电压温度系数为负值,约在 $-0.1\%/^{\circ}\text{C}$ 左右;4.5V 以上的稳压二极管属于雪崩击穿型,其电压温度系数为正值,约在 $0.2\%/^{\circ}\text{C}$ 左右。

功率稳压二极管的平均功耗额定值可达数千瓦,瞬时限压二极管的瞬时吸收功率可达 500kW 以上。使用功率稳压二极管时要注意生产厂家提出的能量限制和周波数限制。

2.1.5 肖特基势垒二极管

任何一个 PN 结二极管的端电极都是由金属与半导体表面的欧姆接触形成的。所谓欧姆接触,是指接触电阻很小且不随外加电压的变化而改变其阻值的线性接触。欧姆接触不像 PN 结接触那样具有非线性的伏-安特性。但是,并非任何金属与任何半导体表面的接触都是欧姆接触。事实上,大多数常用半导体只在表面杂质浓度较高时才有可能与某些金属形成欧姆接触。换句话说,在通常情况下,某些金属与半导体表面的接触也具有类似于 PN 结那样的非线性伏-安特性,即在邻近接触的半导体表面层内,也会形成由掺杂原子电离后构成的空间电荷区,该空间电荷区的宽度和其中的电场强度也会随着外加电压极性和高低的改变而改变,从而也具有整流和开关等功能。

金属-半导体接触的单向导电性早在 20 世纪 40 年代即已得到实际应用,人们将金属丝与氧化亚铜晶体接触做成点接触型二极管,将这种最简单的半导体器件用于检波。利用薄膜淀积技术可在半导体表面形成大面积的金属-半导体非欧姆接触,做成面接触型的金属-半导体二极管,习惯上称之为肖特基势垒二极管。因为金属-半导体界面附近的电子势垒亦称肖特基势垒。目前,功率肖特基势垒二极管主要用铬、铂、钨、钼等金属与 N 型低阻硅制成,其结构如图 2-8 所示。

能与某种半导体构成肖特基势垒二极管的金属,必须与该半导体在功函数上有明显差别。功函数是一个具有能量量纲的物理量,反映电子从固体向真空发射的难易程度。具体地讲,一种材料的功函数等于真空中速度为零的电子所具有的能量与其费米能级之差。因为费米能级的位置反映了材料中自由电子的势能高低,所以功函数差反映了不同材料之间自由电子势能的相对大小,进而反映了电子在这两种材料紧密接触时的转移方向。




图 2-8 肖特基势垒二极管的结构剖面示意图

在确定温度下,金属的费米能级有确定的位置,而半导体的费米能级位置还与它的杂质浓度有关,因而金属的功函数为常值,而半导体的功函数是杂质浓度的函数。但就一般情况而言,N型硅的功函数比金属的功函数小,硅中自由电子的势能即导带底电子的能量比金属中自由电子的势能高。于是,当金属与N型硅接触时,硅中近表面层中的导带电子会向金属转移,留下不能移动的带正电的施主离子,形成空间电荷区,空间电荷区失去电子之后电位升高。若表面与体内中性区之间因此而出现的电位差为 U_a ,则表面电子要比体内电子在势能上高出 qU_a 。这就是说,当N型硅与功函数较高的金属接触时,其能带在近表面区要向上弯曲,弯曲量为 qU_a 。 qU_a 是中性区中的电子要继续向金属转移时必须克服的能量障碍,这就是肖特基势垒。势垒的出现将阻止半导体内电子向金属的继续转移。使平衡时空电荷区保持确定的宽度,这时势垒也达到确定的高度。由于金属中电子的势能原本比N型硅中性区内电子的势能还低,因此金属中电子欲向N型硅转移时需要越过的势垒 qU_B 比 qU_a 更高。上述情况中的能量关系按接触前后分别如图2-9a)和图2-9b)所示。尽管金属中电子要超过更高的势垒,但其密度比硅中电子的密度高得多,平衡时单位时间内从金属超过势垒进入硅中的电子流密度与从硅中越过势垒进入金属的电子流密度大小相等,方向相反,因而净电流为零。但是外加电压会改变这种状态。当外加电压 U 以金属为正硅为负时,硅中电子的势能将升高 qU ,从而使其势垒高度变成 $q(U_a - U)$,如图2-9c)所示。势垒的降低有助于硅中电子向金属转移,形成由硅流向金属的净电子流。这多少有点类似于PN结的正偏状态,因此也称此电流为肖特基势垒二极管的正向电流。当外加电压反向时,硅中电子的势垒升高 qU ,如图2-9d)所示。这时硅中电子向金属转移比平衡状态下更困难,从而产生了从金属流向硅的净电子流。由于金属中电子所面临的势垒 qU_B 较高,因而电流密度较小。这也有点类似于PN结的反偏状态,亦称此电流为反向饱和电流。

从现象上看,肖特基势垒二极管同PN结二极管一样都具有单向导电性,但两者在本质上却有很大的不同。首先,PN结二极管的正向电流有少数载流子参与传导,当它从正偏状态转入反偏状态时,少数载流子的存储效应使开关速度受到极大限制;而肖特基势垒二极管的正向电流是由多数载流子传导的,不存在少数载流子的存储问题,开关速度不受电荷存储的影响,只受RC时间常数的限制,是比较理想的高频功率开关。其次,PN结二极管的反向漏电流是由空间电荷区电场抽取少数载流子形成的,其大小对温度十分敏感;而肖特基势垒二极管的反向漏电流是从金属向硅发射的电子流,由于金属中电子的密度对温度不敏感,势垒 qU_B 对温度的依赖性也不大,因而其值受温度变化的影响不大。像肖特基势垒二极管这样以半导体的多数载流子作为工作载流子的器件统称单极器件,以区别于PN结二极管那样以两种载流子工作的双极器件。单极器件的明显共同特点是动态特性好,工作频率高。

图2-10是3个势垒高度不同的肖特基势垒二极管与一个PN结二极管的伏-安特性曲线。




图 2-9 电子在金属-半导体接触中的能量状态

a) 接触前 b) 接触后的平衡状态 c) 正向偏置状态 d) 反向偏置状态

由图可见,肖特基势垒二极管的正向压降与势垒高度 qU_a 成正比,但反向漏电流与 qU_a 成反比。与 PN 结二极管相比,其正向特性虽不够“硬”,但压降较低。由于反向漏电流来源于金属的电子发射,其值一般较高。用铬与 N 型硅制成的功率肖特基势垒二极管的正向压降比用其他金属时小,但其工作温度限于 125°C 以下,且反向漏电流较大。如果改用铂,其反向漏电流可减小几个数量级,并把工作温度提高到 175°C ,但正向压降又会升高。对于肖特基势垒二极管来说,正向压降和反向漏电流这两个重要的特性参数很难兼顾。目前,市售硅肖特基势垒二极管的最高阻断电压可到 $200\text{V}\sim 300\text{V}$,通态电流可达 300A 。




图 2-10 3 个势垒高度不同的肖特基势垒二极管与一个 PN 结二极管的伏-安特性曲线

2.1.6 碳化硅肖特基势垒二极管

碳化硅材料与硅材料相比,在性能上更适合制造电力电子器件。只是由于价格高、晶片工艺问题,未能采用碳化硅材料制造电力电子器件。但是随着技术的进步,有人预言:碳化硅是21世纪的最好的电力电子半导体器件材料。因为碳化硅的禁带宽度宽,其固有的最高工作结温可达 600°C ;对于相同掺杂浓度的材料,其PN结耐压可以做得更高。这意味着相同耐压的器件,其导通电阻可以做得更小;碳化硅的导热性更好;另外碳化硅的本征载流子浓度比硅小很多,故碳化硅器件的承受反向高压时泄漏电流极小。

传统的硅肖特基二极管(Si Schottky Diode)的反向恢复特性极为优越,反向恢复又快(小于 10ns)又软。但是其电压容量只能够做到 200V (实用值),这限制了其只能应用于低电压范围。最近采用碳化硅(SiC)作为半导体材料的碳化硅肖特基二极管在电压容量上有一较大突破,其电压容量已经能够做到 600V ,电流容量为 4A 。 1750V 的碳化硅肖特基二极管已经在实验室做出来。SiC肖特基二极管与快恢复二极管相比, SiC肖特基二极管开关速度更快更软,因而可降低与二极管相关的开关损耗,最终可使电路的总功耗降低 4% 到 7% 。功耗的降低使所需的散热片和开关尺寸减小,从而也减少了电路的成本和尺寸。目前碳化硅肖特基二极管的价格已经降到可以接受的水平,采用它不会增加电路系统的总成本。

美国Cree公司与Microsemi公司合作开发高电压碳化硅肖特基二极管。该SiC肖特基二极管系列已经有两款产品于2001年5月推向市场——一种是 600V 、 1A 的器件,另一种是 600V 、 4A 的器件。2002年初又推出零恢复(Zero Recovery) 600V 、 10A 的碳化硅肖特基二极管。它们可用于PFC和高频电源的功率调节以及电机控制中的功率变换。

Microsemi公司的 600V 、 4A 的UPSC603型号碳化硅肖特基二极管的主要参数为:反向耐压为 600V , 75°C 壳温时的平均电流容量为 4A ,工作温度为 $-55^{\circ}\text{C}\sim+150^{\circ}\text{C}$,几乎没有反向电压恢复(no reverse voltage recovery), 4A 时正向电压降为 1.7V ,而加 600V 反压时的反向电流仅为 $20\mu\text{A}$ 。在加 200V 反压, 1MHz 频率时的电容为 30pF 。

2.2 双极晶体管(BJT)

双极晶体管(BJT——Bipolar Junction Transistor)是最重要的半导体器件之一,是包含有两个PN结的三端器件。跟PN结二极管一样,电子和空穴在任何一个双极晶体管中都同时参与导电,故有双极之称,以区别于一种载流子导电的场效应晶体管。由于双极晶体管发明最早(见附录1),且在其发明之后很久,场效应晶体管才得到可与之相比的广泛应用,因而习惯上把双极晶体管直接叫做晶体管,时至今日依然如此。当人们单独提到晶体管一词的时候,往往并不包含场效应晶体管,自然更不会是单指场效应晶体管。

BJT是一种电流控制型器件,由其主电极(发射极E和集电极C)传导的工作电流接受一个由第三电极(基极B)引入的较小电流的控制。因是小电流控制大电流,所以BJT在现代电子学中的应用十分广泛。本书主要定性讨论BJT的基本工作原理和工作特性,介绍BJT应用方面的一些基本常识,以此为后面讨论晶闸管和大功率双极晶体管(GTR)奠定基础。

2.2.1 双极晶体管的基本结构

一个 BJT 由两个 PN 结或由两个 N 型层与一个 P 型层相间而成,或由一个 N 型层与两个 P 型层相间而成,各层面积一般并不相等,如图 2-11 所示。具有 NPN 型结构的 BJT 叫 NPN 晶体管;具有 PNP 型结构的 BJT 叫 PNP 晶体管。不管是哪一种结构,集电极和发射极都分别从导电类型相同的两个薄层引出,这两个薄层相应地被称为集电区和发射区,其杂质含量不同,掺杂较重的选为发射区。基极自然是由夹在集电区和发射区之间的异型层引出,该层即是基区。覆盖在芯片表面的 SiO_2 主要对 PN 结起表面钝化作用,以减小漏电流,避免低压击穿。

图 2-11 所示只能看做 BJT 的基本结构,根据应用对管子工作特性的要求以及制造工艺的特点,实际器件的结构可有很大变化。例如对集成电路中使用的 BJT,为了便于在芯片表面利用光刻技术进行电路布线,其集电极须从集电区的前表面引出。在半导体平面工艺中这是十分容易的,只须在覆盖集电区的 SiO_2 上开出孔来就行了。但是,对于单管 BJT,尤其是大功率 BJT,图 2-11 所示的集电极引出方式显然是优越的,它有利于承受较大的主电流。这时,集电极往往与管座相连,或就是管座本身,因而基极与发射极管脚必须与管座绝缘。




图 2-11 NPN 晶体管(图 a)和 PNP 晶体管(图 b)的结构

2.2.2 双极晶体管的基本工作原理

为了对晶体管的工作原理有更深刻的理解,这里从 PN 结二极管的反偏状态入手来讨论晶体管。在讨论 PN 结原理时曾指出,反向饱和电流的大小对反向偏置电压的高低并不敏感,而与 PN 结附近少数载流子的产生率有关。至少有两个实验事实可以证明这一点。一个事实是反向漏电流随着结温的升高而增大,对此已在讨论 PN 结的热效应时指出,这与空间电荷区内电子-空穴对的热激发产生率在高温时升高有关。另一个实验事实是光照使反向漏电流增大。如果把一个 PN 结二极管的管壳去掉之后测量它在不同光照条件下的反向漏电流,就会得到如图 2-12 中所示的一系列伏-安特性曲线。图中箭头所指为光照增强的方向,也就是光激发产生电子-空穴对的产生率 g_{op} 升高的方向。 $g_{op} \neq 0$ 的这组曲线还有一个特点,就是当偏压为零时流经二极管的电流不为零,而当电流为零时二极管两端的电压不为零,这正是一个太阳能电池的输出特性。在这两个实验中,决定反向漏电流大小的关键因素不是空间电荷区中的反向电场

能够多么快地把新产生的电子-空穴对拆开,并分别扫入N区和P区,而是要看在单位时间内产生的电子-空穴对有多少。




图 2-12 利用外部条件控制反偏二极管的电流

既然用光在空间电荷区及其附近注入额外载流子可以改变一个反偏二极管的电流大小,那么,如果能够用电的方法在空间电荷区附近注入额外载流子,会不会得到同样的效果呢?答案是肯定的。例如用一个假想的空穴注入器在一个PN结二极管的N区靠近空间电荷区处注入空穴,因为空穴是N型材料的少数载流子,则空间电荷区的较强反向电场将会迅速将其扫向P区,增大流过PN结的反向电流。单位时间内注入的空穴越多,反向电流也就越大。

如果把图2-12中的 g_{op} 看成是这个空穴注入器的注入速率,则图中的这一组曲线也就恰当地反映了这个在N区带空穴注入器的复合器件的伏-安特性。从这些特性曲线看,这个复合器件有一些长处,其中最明显的一点是流经该PN结的反向电流受与其串联的外接电阻阻值波动的影响很小,因为串联电阻的变化无非是改变该PN结上的分压,而电压的改变对PN结反向电流的影响很小。这就为我们提示了一种设计可控恒流源的可能方法。

现在的问题是如何将这个假想的空穴注入器变为现实。回顾一下在讨论PN结原理时屡次提到的 P^+N 结不难发现,它就是一个空穴注入器,在正向偏置条件下 P^+ 区将向N区注入空穴。更巧的是,如果让这两个PN结共用一个N区,组成如图2-11b)所示的 P^+NP 结构时,只要用一个直流电源即可同时实现对 P^+N 结的正偏置和对另一个结的反偏置,这时须将电源的正端与 P^+ 区相接,负端与P区相接。当然,这样做无法分别控制这两个结上的偏压大小,为此不妨改用图2-13a)所示的接法,用两个串联的直流电源分别对 P^+ 区加正电压,对P区加负电压,并将其公共端与N区相接。这样,加在 P^+N 结上的正偏压和加在PN结上的负偏压就可以各自独立地加以调节了。对于这样一种结构和这样的接法,只要N区的厚度合适,通过正偏 P^+N 结注入中性N区的额外空穴就会成为反偏PN结内电场的抽取对象,作为其反向电流的载流子起作用。

以上描述的结构就是一个PNP双极结型晶体管。其 P^+N 结在正向偏置时起着向N区注入额外少数载流子空穴的作用,称为发射结;其另一个结在反偏状态下收集由 P^+N 结注入的额外空穴,称为集电结。图2-13a)所示的偏压设置方式叫共基极接法。在共基极接法中,集电结的反向偏置电流即集电极电流 I_c 几乎不随偏置电压 U_{bc} 的改变而改变,但明显依赖于发射极电流 I_E 的大小,其伏-安特性如图2-13b)所示。

对于一个性能良好的PNP晶体管来说,由发射极注入基区的额外空穴应能全部地被集电极所收集。这个要求可由两方面的措施来实现:一方面是缩短基区长度 W_B ,另一方面是提高

空穴的寿命 τ_p , 因为寿命 τ 的大小决定着一个扩散系数为 D 的载流子在半导体中通过扩散所能移动的平均距离 L 。 L 叫扩散长度, 其值为 $L = \sqrt{D\tau}$ 。 以上两个要求可以合并写成 $W_B \ll L_p$, L_p 表示 N 基区中的空穴扩散长度。 当这个条件能够得到满足时, 注入 N 基区的空穴就不会在那里被复合掉。 作为实用晶体管光有这一点还不够, 如果发射极电流中有从 N 区注入 P^+ 区的电子流成分, 则尽管注入 N 基区的空穴都能被集电结收集, 但注入的空穴数目会减少。 这里所涉及的是一个发射效率问题, 而前面涉及的是一个收集效率问题。 采用 P^+N 结构正是为了保证有足够高的发射效率, 前已指出, P^+N 二极管正向电流的主要成分是由 P^+ 区注入 N 区的空穴流, 其电子流的成分很小。




图 2-13 PNP 晶体管的共基极接法示意图(图 a)及其集电结在不同发射极电流下的伏-安特性曲线(图 b)

由于空穴流的方向是从发射极到集电极, 因而共基极 PNP 晶体管的发射极电流 I_E 从发射极 E 流进, 集电极电流 I_C 从集电极 C 流出。 I_C 是由 I_E 转化而来的, 其值略小于 I_E , 二者之差即基极电流 I_B , I_B 从基极流出, 即:

$$I_E = I_C + I_B \quad (2-3)$$

显然, 理想晶体管的基极电流应尽可能小。

从物理机制上看, I_B 的大小主要由 3 个方面的因素决定:

- ① 即便 $W_B \ll L_B$, 由发射结注入基区的额外空穴总有一些会在其中与电子复合, 从而消耗掉基区的一些电子, 需要基区电极从外部输入电子来补充, 这些电子以扩散的方式从基区表面向体内运动。
- ② 因为发射结处于正偏状态, 基区还有些电子要向发射区注入, 这同样需要由基极供给。
- ③ 集电结空间电荷区中的热产生电子-空穴对被强大的反向电场拆开, 电子被扫入基区, 补充复合与注入的需要, 使对基极输入的需要量减少, 即使 I_B 减小。

以上 3 项之中, 复合项是决定 I_B 大小的主要因素。图 2-14 示意地画出了一个共基极 PNP 晶体管内的空穴流和电子流情况。

由于 PNP 晶体管的主电流是由空穴传导的, 而硅中空穴的迁移率较低, 因而硅晶体管不大采用 PNP 结构。实际应用中常见的是 NPN 硅晶体管。对 NPN 管, 因为是电子流从发射极流向集电极, 空穴流从基极输入基区, 因而 I_E 、 I_C 、 I_B 这 3 个电流的方向正好与 PNP 管相反。

在本节开始时曾指出了晶体管的基本特征是小电流控制大电流。通过以上分析已经知道, 不论是 PNP 管还是 NPN 管, I_E 和 I_C 都是大电流, 只有 I_B 是小电流。那么, I_B 是怎样控制 I_E 和 I_B 的呢? 由于 I_C 本身是由 I_E 决定的, 因而问题的关键是要弄清 I_B 如何控制 I_E 。我们知道, I_E 本质上是发射结的正向电流, 其大小对加在结上的偏压十分敏感。当发射结上的正向电压超过其偏移电压(对硅管为 0.7V)时, 其微小变化即会明显改变 I_E 的大小; 而当其小于偏移电

压时, I_E 会变得很小且不随偏压的增减而明显改变。将发射结偏压置零或反向, 还可切断 I_E 。这样, 通过发射结偏置电压的改变就控制了发射极和集电极的电流, 而发射结的偏置电压是由微小的基极电流来控制的。对于这个问题, 通过后面对晶体管放大作用的讨论就会更清楚一些。




图 2-14 一个共基极 PNP 晶体管中的电子流和空穴流

- 1 到达集电区的空穴流 2 基区复合损失的空穴流
3 集电结的热产生电子流和空穴流
4 基区复合电子流 5 注入发射区的电子流

2.2.3 双极晶体管的放大作用

放大作用是晶体管应用的基础。为了对放大的基本机制有更清晰的理解, 在以下的讨论中将适当忽略一些较为次要的问题, 例如在考虑集电极电流 I_C 的大小时忽略集电结的饱和电流。这样, 当参照图 2-14 把发射极电流 I_E 分成空穴分量 I_{EP} 和电子分量 I_{EN} 时, 即可视 I_C 仅与 I_{EP} 成正比, 并可写成:

$$I_C = B I_{EP} \quad (2-4)$$

比例系数 B 被称为基区传输因子。同时, 若忽略注入空穴在基区的复合, 则发射结的注入效率可定义为:

$$\gamma = \frac{I_{EP}}{I_E} = \frac{I_{EP}}{I_{EN} + I_{EP}} \quad (2-5)$$

显然, B 和 γ 小于 1, 但是对一个高性能晶体管来说都应接近于 1。

利用以上关系可知 I_C 与 I_E 之比为:

$$\alpha \equiv \frac{I_C}{I_E} = \frac{B I_{EP}}{I_{EN} + I_{EP}} = B \gamma \quad (2-6)$$

由于 B 和 γ 小于 1, 所以 α 是一个小于 1 的常数, 其典型值为 0.96~0.99。尽管如此, 习惯上仍将 α 称为晶体管的共基极电流放大系数或集电极对发射极电流放大系数, 它代表输入电路中的输入电流 I_E 传输到集电极变成输出电流 I_C 的比例。虽然这个传输和转变略有损失, 即共基极接法不能放大电流, 但是电压放大和功率放大的效果是毋庸置疑的。参照图 2-14 不难看到, 当利用 I_B 的微小变化引起正偏发射结电压的微小变化时, 发射极电流 I_E 将有较大的变化, 其变化幅度几乎原封不动地传递给集电极电流 I_C ($\alpha \approx 1$), 引起 I_C 的较大变化。由于集电结处于反偏状态, 结压降的较大变化不会明显改变集电极电流 I_C 的大小, 其工作特性类似于一个恒流源, 因而共基极接法中的集电极外接负载电阻一般很大。这样, 集电极电流 I_C 的大幅度变化

进一步转变为负载电阻上输出电压和输出功率的大幅度变化,而这个变化是由小信号基极电流的微小变化引起的,相应的输入信号电压的变化也很小。这就是说,共基极连接的晶体管把电压信号进行了放大。

晶体管的电流放大作用可从 I_B 和 I_C 的关系看出。对于基极电流 I_B ,参照图 2-14 也可将其看成两个分量之和:一个是由基区注入发射区的电子流,即 I_E 的电子分量 I_{EN} ;另一个是由注入空穴在基区与电子复合所引起的补充电子流,其值与注入空穴的复合损耗相等。既然基区对注入空穴的传输因子为 B ,则因为复合而在基区损失的空穴流与注入的空穴流 I_{EP} 之比即为 $(1-B)$ 。于是基极电流可写成:

$$I_B = I_{EN} + (1-B)I_{EP} \quad (2-7)$$

这里自然也未考虑集电结的饱和电流。利用式(2-4)和式(2-7),可知 I_C 与 I_B 之比为:

$$\beta = \frac{I_C}{I_B} = \frac{BI_{EP}}{I_{EN} + (1-B)I_{EP}} = \frac{\alpha}{1-\alpha} \quad (2-8)$$

称 β 为集电极对基极电流放大系数。因为 α 一般接近于 1,因而 β 是一个远大于 1 的真正的电流放大系数。

现在从电中性的角度来看看 β 的物理含义。为此,把 PNP 晶体管重新按图 2-15 所示的偏置方式进行连接。因为这种连接方式将两个偏置电源的公共端与发射极相接,所以叫共发射极接法。对于这种接法,基极电流 I_B 完全由基极电路决定。为了简化,这里仍然忽略集电结的饱和电流并设发射结的注入效率 $\gamma=1$ 。为了保持电中性,当 N 基区中出现从发射区到集电区的渡越空穴时,必会从基极输入额外电子来进行补偿。不过,一个渡越空穴和一个输入电子在 N 基区中经历的时间会有很大差别。随着基极电流 I_B 进入 N 基区的电子将主要通过空穴的复合而消失,一般情况下可将 N 区空穴的寿命 τ_p 当做它在这里经历的时间。对于跟随发射极电流的空穴分量 I_{EP} 注入 N 基区的空穴,由于基区宽度 W_B 远小于空穴的扩散长度 L_p ,它渡越狭窄 N 基区所需要的时间 τ_t 远比它的寿命 τ_p 短, τ_t 即是它在 N 基区中经历的时间。既然 $\tau_p \gg \tau_t$,那么单就维持电中性而言,并不需要每注入一个空穴就要从基极输入一个补偿电子。因为每注入 τ_p/τ_t 个空穴才有一个需要在 N 基区复合,也即才需要从基极输入一个电子,所以,若 $\gamma=1$ 和饱和电流忽略不计,则:

$$\beta = \frac{I_C}{I_B} = \frac{I_{EP}}{I_B} = \frac{\tau_p}{\tau_t} \quad (2-9)$$

式(2-9)很明了地揭示了集电极对基极电流放大系数 β 的物理本质,同时也说明了小电流控制大电流的机理。尽管以上讨论是以发射结注入渡越空穴为主动,基极输入电子为被动,但就图 2-15 所示的共发射极接法而言,事实上还是通过基极电流控制集电极电流。当调整基极电路使 I_B 减小时,由于输入到 N 区的电子数减少,其中必出现正电荷的累积,使发射结的正向偏压降低,进而使空穴注入流 I_{EP} 变小,也就使 I_C 变小。根据 β 的定义, I_B 中每增减一个电子, I_C 中就增减 β 个空穴。这就是小电流控制大电流,自然也包含有放大的意思,因为 I_B 的微小变化,可在 I_C 中得到 β 倍的显现。




图 2-15 PNP 晶体管的共发射极接法示意图

在图 2-15 所示的共发射极接法中,发射结被基极电路中的电源置于正偏状态,其上的压降很小,因而由集电极电路加在整个晶体管上的全部电压差不多就是反偏集电极上的电压。作为一个说明放大作用的例子,可利用图中标注的电路及元件参数做一些简单的计算。忽略发射结上的微小压降,可算出基极电流 $I_B=0.1\text{mA}$ 。若设 $\tau_p=10\mu\text{s}$, $\tau_n=0.1\mu\text{s}$,则按式(2-9)可知 $\beta=100$,于是 $I_C=10\text{mA}$,因而 100V 电源的一半电压降落在反偏集电结上。如果在稳态基极电流 I_B 上叠加一个峰值为 0.05mA 的交流信号 i_B ,则集电极电路中马上会出现一个峰值为 5mA 的较强交流输出信号 i_C ,该信号自然也是叠加在直流输出 I_C 之上的。

集电极对基极电流放大系数 β 的常用叫法是共发射极电流放大系数。晶体管的共发射极接法不仅有电流放大作用,也同共基极接法一样具有电压放大作用,因为基极电路负载电阻上的微小电压变化必然可以通过 I_C 的变化在集电极电路的负载电阻上得到放大。

2.2.4 双极晶体管的静态工作特性

双极晶体管的静态工作特性是指它在特定接法中的输入特性、输出特性和电流增益特性。一个晶体管有共基极、共发射极和共集电极 3 种接法,因而有 3 组工作特性曲线来完整地描述其工作性能。由于晶体管的工作特性是其内部载流子运动的外部表现,起作用的因素很多,因而分散性较大,即便是型号相同的管子也会有较大差别,晶体管手册中给出的特性曲线一般也只能供用户参考。实际应用中常常需要进行个别测量。

1. 共基极特性

PNP 晶体管的一组典型共基极特性曲线及其测试电路如图 2-16 所示。




图 2-16 PNP 晶体管的共基极特性及测试电路

这里,输入特性是指以集电结电压 U_{CB} 为参变量时,发射极电流 I_E 与发射结电压 U_{EB} 的关系。当 $U_{CB}=0$ 时,该特性即是发射结的正向伏-安特性。当 U_{CB} 等于正值时,由于集电结空间电荷区的展宽使中性基区变窄,因而相同 U_{EB} 对应的 I_E 值升高,即输入特性曲线随着参变量 U_{CB} 的升高向左移动。

输出特性是指以集电极电流 I_E 为参变量的 I_C-U_{BC} 关系。当 $I_E=0$ 时,该特性就是集电结的反向伏-安特性。在集电结上有不超过其偏移电压值(对硅管为 $0.7V$ 左右)的正偏压时,若 I_E 不等于零,则 I_C 也不等于零。这是集电结内建电场抽取正偏发射结注入基区的少数载流子造成的,因而在注入未停之时,惟有用外加正偏压抵消内建电场才能使 $I_C=0$ 。

电流增益特性又叫正向转移特性,是以 U_{CB} 为参变量的 I_C-I_E 关系。该特性既可直接测出,亦可从输出特性推算出来。

2. 共发射极特性

PNP 晶体管的一组典型共发射极特性曲线及其测试电路如图 2-17 所示。




图 2-17 PNP 晶体管的共发射极特性及其测试电路

这里,输入特性是指以整个晶体管上的压降,即集电极-发射极电压 U_{CE} 为参变量时,基极电流 I_B 与发射结电压 U_{BE} 的关系。当 $U_{CE}=0$ 时,该特性相当于组成晶体管的两个 PN 结并联起来的正向伏-安特性。由于 I_B 仅是流过正偏发射结的电流的一部分,因此当 U_{CE} 升高时,随着 I_C 部分的变大, I_B 会减小,即输入特性曲线随 U_{CE} 升高而向右移。但是,当 $U_{CE}>1V$ 左右之后,反偏集电结的分压比越来越大,由发射区注入基区的少数载流子绝大部分被集电结抽走, I_C 的增量很小,曲线大体重合。

输出特性是指以 I_B 为参变量的 I_C-U_{CE} 关系。由于 U_{CE} 是两个 PN 结上的电压之和, I_C 的大小在很大程度上决定于 U_{CE} 在两个结上的分配情况。当 U_{CE} 较小时,例如小于 $1V$ 时,如果 U_{BE} 也很小,则 U_{CE} 的作用将首先是提高发射结的正偏压,使 I_E 随着 U_{CE} 的提高而迅速增加;如果 U_{BE} 已足够大,则 U_{CE} 的作用将首先是抵消 U_{BE} 对集电结的正向偏置。在其中建立起能从基区抽取少数载流子的反向电场, U_{CE} 的增加能明显改善集电极的收集能力。但是在发射结和集电结都已进入正常工作状态之后, U_{CE} 将主要降落在集电结上,其变化对 I_C 的影响不大。因此,共发

射极输出特性在低电压区电流变化大,当电压超过大约 1V 之后即明显转平。

电流增益特性是以 U_{CE} 为参变量的 I_C-I_B 关系,也是既可直接测量,也可根据输出特性推算。

3. 共集电极特性

以集电极作为晶体管的两个偏置电路的公共端的接法叫共集电极接法,相应的晶体管工作特性叫共集电极特性。其输出特性和电流增益特性与共发射极接法中的这两个特性非常相近,因为一个晶体管的 I_E 和 I_C 近似相等,而共集电极输出特性是指以 I_B 为参变量的 I_E-U_{CE} 关系,增益特性是指以 U_{CE} 为参变量的 I_E-I_B 关系。但是共集电极接法中的输入特性与共基极接法和共发射极接法的输入特性都不相同。这里,输入特性定义为以 U_{CE} 为参变量的 I_E-U_{CB} 关系。由 $U_{CB}=U_{CE}-U_{BE}$ 可知,当 U_{CE} 一定时,输入电压 U_{CB} 升高会引起 U_{BE} 下降,因而 I_B 下降且下降幅度很大,当 U_{BE} 下降到发射结的偏移电压值时, I_B 因 I_E 接近于零而归零。图 2-18 是一个典型的共集电极输入特性曲线及共集电极特性测试电路。




图 2-18 PNP 晶体管的共集电极特性测试电路及输入特性曲线

2.2.5 双极晶体管的特性参数

为了方便电路和系统的设计人员选择器件,生产单位一般都会按产品型号提供特性参数表,表中列出一些重要特性参数的额定值和相应的测试条件。特性参数表主要包括极限参数、电特性参数、热特性参数和几何尺寸参数等。这里对前 3 类参数的符号和定义作一概括介绍。

1. 极限参数

① BU_{CBO} : U_{CBO} 在一般情况下表示发射极开路时的集电极-基极反向直流电压,在极限参数表中即表示发射极开路时的集电极-基极反向击穿电压,该击穿电压在其他地方提到时用 BU_{CBO} 表示。

② BU_{CEO} : U_{CEO} 在一般情况下表示基极开路时的集电极-发射极反向直流电压,在极限参数表中即表示基极开路时的集电极-发射极反向击穿电压,该击穿电压在其他地方提到时用 BU_{CEO} 表示。

③ BU_{CER} 、 BU_{CES} 和 BU_{CEX} :与 BU_{CEO} 的含义类似,但分别针对基极-发射极间有电阻、短路、有电阻并加反偏压这3种不同情况。

④ BU_{EBO} : U_{EBO} 在一般情况下表示集电极开路时的发射极-基极反向直流电压,在极限参数表中即表示集电极开路时的发射极-基极反向击穿电压,该击穿电压在其他地方提到时用 BU_{EBO} 表示。该极限参数较低,一般只有几伏。

按照测试标准的规定,以上各极限电压参数在实测时取测试电流达到规定限度时的电压值,而非真正的击穿电压值。按规定方法的取值一般都小于真实的击穿电压。例如我国标准规定小功率晶体管的 BU_{CEO} 取穿透电流 $I_{\text{CEO}}=2\text{mA}$ 时的 U_{CEO} 值,该值往往只有真实 BU_{CEO} 值的一半。

⑤ I_{CM} 和 I_{C} :在一般情况下用 I_{C} 表示流过晶体管集电极的正向恒定电流或正向交变电流的平均值,在极限参数表中用 I_{C} 表示集电极最大许用连续电流,用 I_{CM} 表示集电极脉冲电流的最大允许峰值。由于晶体管的共发射极电流放大系数 β 会随着 I_{C} 的增大而缩小,因而测试标准规定按 β 的下降幅度来限定集电极的最大许用电流。例如,我国标准规定以 β 下降到其正常值的 $2/3\sim 1/2$ 时的 I_{C} 值作为这项极限参数。

⑥ I_{B} :在一般情况下表示流过晶体管基极的正向恒定电流或正向交变电流的平均值,在极限参数表中则表示流过基极的正向连续电流的最大许用值。

⑦ P_{C} :在一般情况下表示集电极耗散功率,在极限参数表中代表集电极最大允许耗散功率 P_{CM} 。当晶体管工作在放大区时,集电极处于反偏状态,管压降 U_{CE} 较高,集电极电流 I_{C} 也较大,因而功耗 $P_{\text{C}}=I_{\text{C}}U_{\text{CE}}$ 较大。为了避免过量功耗引起结温过高而偏离正常工作状态甚至烧毁器件,必须对 P_{C} 的上限做出限制。由于 I_{C} 已从 β 的角度作出限制,因而 P_{CM} 的确定即是对 U_{CE} 的限制。

⑧ T_{j} :在一般情况下表示结温,在极限参数表中即表示最高允许结温 T_{jm} 。该参数是确定 P_{CM} 的主要依据,即 $P_{\text{CM}}=(T_{\text{jm}}-T_{\text{c}})/R_{\text{th-c}}$ 。

式中, T_{c} 表示器件工作时的管壳温度; $R_{\text{th-c}}$ 表示从晶体管芯片中的集电结到管壳之间的热阻。

2. 电特性参数

① U_{BE} 和 U_{BES} : U_{BE} 表示共发射极电路中的基极-发射极直流电压,即发射结电压。当晶体管工作在放大区和饱和区时, U_{BE} 为正偏压;工作在截止区时, U_{BE} 为负偏压。 U_{BES} 表示晶体管处于规定饱和条件下的基极-发射极正向直流电压(s代表 saturation,饱和之意)。

② U_{CE} 和 U_{CES} : U_{CE} 表示共发射极电路中的集电极-发射极直流电压,为集电结和发射结两结电压之和。当晶体管处于截止状态时,集电结反偏,发射结反偏或零偏;当晶体管处于放大状态时,集电结反偏,发射结正偏;当晶体管处于饱和态时,两结皆为正偏。 U_{CES} 即表示规定饱和条件下集电极-发射极电压(此处s亦代表 saturation,饱和之意),其值应小于或等于发射结的结电压 U_{BE} 。 $U_{\text{CES}}=U_{\text{BE}}$ 意味着集电结偏压为零,晶体管处于临界饱和状态;而 $U_{\text{CES}}<U_{\text{BE}}$ 则意味着集电结正偏,晶体管处于深饱和状态。

③ I_{CBO} :发射极开路,集电结反偏时的集电极反向漏电流,相当于二极管反向饱和电流(此处o代表 open,开路之意,下同)。此参数反映了一个晶体管的集电结品质,其值越小,晶体管的工作性能越稳定。

④ I_{CEO} : 基极开路, 集电结反偏时的集电极电流。由于此时发射结正偏, 电流从发射区穿过基区到达集电区, 因而又称穿透电流。它是晶体管品质的重要指标。由于 $I_{CEO} = (1 + \beta)I_{CBO}$, 因而对温度十分敏感。

⑤ I_{EBO} : 集电极开路, 发射结反偏时的发射极反向漏电流, 相当于二极管反向饱和电流。

⑥ $h_{FE}(\beta)$: 在共发射极电路中, 在没有交流信号输入时的集电极电流 I_C 与基极电流 I_B 之比。注意此参数是 I_C 的函数。 h_{FE} 通常比交流 β 略小, 但性能良好的晶体管的这两个参数差别可以忽略。

⑦ t_{on} : 晶体管的开通时间, 是输出电流的延迟时间 t_d 与上升时间 t_r 之和。

⑧ t_{off} : 晶体管的关断时间, 是输出电流的存储时间 t_s 与下降时间 t_f 之和。

3. 热特性参数

① $R_{\theta j-c}$: 从集电结到管壳的热阻, 俗称结-壳热阻, 表示传导单位集电结功耗会造成的结-壳温差。

② R_{θ} : 晶体管的热阻, 由结-壳热阻 $R_{\theta j-c}$ 、管壳-散热器热阻 $R_{\theta c-s}$ 、散热器-环境热阻 $R_{\theta s-a}$ 3 个分量组成。

本节只讨论了 BJT 的一些基本问题, 这些问题对今后章节的展开具有基础性的价值。至于 GTR 及其在电力电子技术应用中的一些重要问题, 将在第 4 章中作比较详细的讨论。

2.3 场效应晶体管(FET)

场效应晶体管也是一种可作为放大器使用的三端半导体器件, 但其工作原理与双极晶体管有很大差别。首先, 场效应晶体管是一种单极器件, 其电流由多数载流子输运, 不像双极器件那样依靠少数载流子的注入由两种载流子同时参与导电; 此外, 场效应晶体管是一种电压控制型器件, 对于由两个主电极传导的工作电流, 它是通过加在第三电极上的电压在主电极间产生可控电场来改变其大小和通断状态的。根据可控电场的存在环境, 可将场效应晶体管分成 3 类: 出现在反偏 PN 结中的叫结型场效应晶体管(JFET); 出现在绝缘层中的叫绝缘栅场效应晶体管(IGFET); 出现在金属-半导体接触层中的叫金属-半导体场效应晶体管(MESFET)。典型的 IGFET 是具有金属-氧化物-半导体结构的场效应晶体管, 即应用范围越来越广的 MOSFET。JFET 和 MOSFET 是最重要的两种场效应晶体管。

场效应晶体管具有一些令双极晶体管难以相比的优点, 这些优点是由它的特殊结构和工作模式决定的。例如, 作为一种单极器件, 既然没有少数载流子的注入和存储, 其开关过程中也就不存在双极器件中的恢复问题, 因而工作频率很高; 作为一种电压控制型的器件, 既然输入信号是加在反偏 PN 结、肖特基势垒或绝缘介质上的控制电压, 其输入阻抗自然会很高。此外, 场效应晶体管还具有工作温度高、热稳定好、抗辐射力强以及制造工艺简单等特点, 加上因其功耗较高而不利于大功率应用的弱点正逐渐被设计方式和制造工艺的革新所克服, 因而其应用已不限于以超大规模集成电路(VLSI)为代表的微电子技术。目前, 不仅场效应晶体管本身已进入电力电子技术领域, 借用场效应器件的工作方式控制双极电流的复合型功率器件也已

在电力电子技术中广为应用。

本节着重讨论 JFET 和 MOSFET 的基本工作原理和特性,以此为第 5 章讨论功率场控器件奠定基础。

2.3.1 结型场效应晶体管(JFET)

1. JFET 的结构

普通结型场效应晶体管的基本结构如图 2-19 所示,其半导体芯片的结构与双极晶体管的芯片结构几乎没有什么差别,都是 PNP 或 NPN 三层结构。所不同的是,双极晶体管的两个同型外层只有一个重掺杂,而结型场效应晶体管的两个同型外层都是重掺杂。不过,两者的不同工作模式与芯片结构的这点差别并无太大关系,而是由完全不同的电极配置方式决定的。在图 2-19 中,电极 D 和 S 分别叫做漏极(Drain)和源极(Source),是这种器件的主电极;由两个重掺杂层引出的电极 G 分别叫做底部栅和顶部栅(Gate),是这种器件的控制电极。底部栅和顶部栅共用一条外引线,因而 JFET 尽管有 4 个电极但不是四端而是三端器件。




图 2-19 结型场效应晶体管的基本结构示意图

跟双极晶体管不同,结型场效应晶体管中的两个 PN 结是用来限定载流子的活动范围的。这两个 PN 结都是单边结,它们的空间电荷区主要在轻掺杂的有源层中展开,形成两条高阻边界,由源漏电极输运的电流只能在这两条边界限定的通道中经过,称此通道为导电沟道,其两侧的 P^+N 结叫栅-沟结。以电子为多数载流子的沟道叫 N 沟道,以空穴为多数载流子的沟道叫 P 沟道。由于电子比空穴有更高的迁移率,因而结型场效应晶体管常常采用 N 沟道。

对场效应晶体管漏源电极的区分,按习惯以向器件导入工作载流子的电极为源,从器件引出工作载流子的电极为漏。由于 N 沟道器件以电子为工作载流子,其运动方向与电流方向相反,因而电流自漏流进,自源流出。换句话说,对 N 沟道器件而言,与主电源正极相接的是漏,与负极相接的是源。对 P 沟道器件则恰好相反。由主电源在源、漏电极间产生的电极习惯上叫漏极电流,记为 I_D 。

2. JFET 的工作原理及特性

利用 PN 结的空间电荷区界定导电沟道,不仅是因为它有很高的电阻,可以起到界定的作用,更主要的还是因为它的宽度容易控制。改变栅-沟结的偏压大小,即可改变这两个空间电荷区在沟道附近的扩展程度,从而改变沟道的截面大小,也即沟道电阻的大小,漏极电流即会有相应的变化。这些变化的极端,是顶部空间电荷区和底部空间电荷区的内平面在沟道中部接合在一起,习惯上称此现象为导电沟道被夹断,这时源-漏间不再有导电沟道。

场效应器件的工作特性可用两组伏-安特性曲线来描述。一组是以栅压 U_G 为参变量的漏极电流 I_D 随着漏-源电压 U_{DS} 变化的曲线,称为输出特性曲线;另一组是以漏-源电压 U_{DS} 为参变量的漏极电流 I_D 随着栅压 U_G 变化的曲线,称为转移特性曲线。一种场效应器件的工作特性与它的材料参数和结构参数关系很大。材料参数主要是指沟道材料的性质和其中的杂质浓度;结构参数主要是指沟道的长宽比,即栅极长度 L 与未加栅压时的沟道宽度 W 之比。一组典型的长沟道器件工作特性曲线如图 2-20 所示,其中的输出特性曲线按变化趋势可分为 4 个特征段,每段对应于外加漏源电压的一个变化范围,在这些电压范围内,导电沟道的基本状态各不相同。

如果源漏电极之间的导电沟道仅仅受栅压的控制,则一定 U_G 下的 I_D - U_{DS} 曲线无疑应有线性特征。但是图 2-20 中的每条 I_D - U_{DS} 曲线在 U_{DS} 超过一定大小之后即严重偏离线性,甚至在一定的电压范围内趋于饱和,说明沟道电阻不仅是栅压 U_G 的函数,也是漏-源电压 U_{DS} 的函数;界定导电沟道的栅-沟结空间电荷区不仅受其反偏压 U_G 的控制,也受 U_{DS} 的控制。




图 2-20 N 沟道结型场效应晶体管的工作特性

在实际应用中,对栅-沟结加反偏压是相对源来说的,即将控制电源与主电源的公共端同源相接。由于重掺杂的栅区电导率很高,区内各点的电位相同,即源为等位区。沟道中的情况却不是这样。由于沟道材料为轻掺杂,其电阻率较高,因而当有电流在漏-源间流过时,其中必出现电位梯度。这样,栅-沟结上的偏置电压就不再是均匀的了,栅-沟结空间电荷区的宽度因而从漏到源不再相等。由此说明,JFET 导电沟道的宽度不仅受 U_G 的控制,也受 U_{DS} 的控制。为了更加突出 U_{DS} 的作用,可以首先考虑 $U_G = 0$ 时的情况,即栅-源短路时的情况。为了简便,假定沟道两端的电位分别与漏极和源极的电位相等。如果源区和漏区较大,源电极和漏电极同沟

道的相应末端之间的电阻分别近似为零,则该假设是合理的。图 2-21 表示工作点分别在前 3 个 U_{DS} 电压范围内时沟道截面随源漏间坐标变化的情况。在 $U_{DS}=0$ 时,由于沟道两端之间的电位处处相等,因而栅-沟结处处都同源端一样处于零偏状态,沟道是一个截面积处处相等的电阻。对于微小的漏极电流,或说 U_{DS} 在低电压范围中变化时,沟道中的电位梯度很小,上述特征基本保持不变,沟道电阻保持在一个近似不变的常值上。这时, I_D 随 U_{DS} 线性变化,如图 2-21a) 所示。具有这种特征的 U_{DS} 变化范围叫线性区。随着 I_D 的增加,沟道中的电位梯度相应增大,漏端电位明显高于源端电位。由于整个栅电极的电位都与源端相等,因而漏端栅-沟结处于明显的反偏状态,源端栅-沟结仍处于零偏置的平衡状态。这时,空间电荷区从源到漏逐渐加宽,沟道截面积相应地逐渐缩小,于是沟道电阻增大。这种情况随着 U_{DS} 的上升越来越严重,电流 I_D 对于线性值的偏离也越来越大,如图 2-21b) 所示,称 U_{DS} 的这个变化范围为过渡区,相当于输出特性曲线的拐弯部分。在电压高于过渡区的范围,沟道两侧的空间电荷区将随着 U_{DS} 的增加从漏端开始闭合,并逐渐将闭合点向源端缓慢推进。空间电荷区的闭合使导电沟道在漏端被夹断。夹断的本质是导电沟道的一端变成载流子已被耗尽的空间电荷区,这将使沟道的微分电阻 dU_{DS}/dI_D 变得无限大,即 I_D-U_{DS} 曲线近似与 U_{DS} 轴平行。值得指出的是,较高 U_{DS} 同较高 U_G 对导电沟道的夹断有本质的不同。较高 U_G 的夹断是使整个导电沟道载流子耗尽, I_D 为零,较高 U_{DS} 的夹断只是使漏端局部耗尽,电子可被其中的强电场扫过空间电荷区进入漏区,因而 I_D 不为零。这时,工作点进入 I_D 不随 U_{DS} 变化的饱和区,如图 2-21c) 所示。至于沟道在一端被夹断之后电流为什么趋于饱和,一种解释是电子的漂移速度在强电场中达到了它的极限值。众所周知,电流之所以同电压成正比是因为载流子的漂移速度与电场成正比。当电子在强电场中的漂移速度不再随电场的增加而变化时,相应的电流密度也就进入了饱和状态。




图 2-21 $U_G=0$ 时, JFET 导电沟道的 3 种不同状态和相应的输出特性

- a) U_{DS} 在线性区变化时的等截面沟道 b) U_{DS} 在过渡区变化时的楔形沟道
c) U_{DS} 在饱和区变化时漏端耗尽的夹断沟道

导电沟道的漏端一旦变成空间电荷区, U_{DS} 的继续上升就主要落在这个高阻区域, 其中的电场将越来越强, 继漂移速度不再增加的强场效应之后, 还会出现空间电荷区中载流子倍增的

雪崩电离效应,表现在 JFET 的输出特性上就是 I_D 陡然增大,进入雪崩击穿区。

在实际应用中,JFET 通常工作在饱和区。饱和区的起始电压(夹断电压)和终止电压(雪崩电压)都会随着栅压 U_G 的升高而降低。这是因为栅压升高时沟道变薄,空间电荷区在漏端扩展的余地缩小。

跟双极晶体管的增益特性一样,JFET 的转移特性也可直接从输出特性求出,如图 2-20 所示。对于给定的漏-源电压 U_{DS} ,使沟道在漏端夹断的栅压即是夹断电压,通常用符号 U_P 表示。 U_P 之值由转移特性曲线中 $I_D=0$ 的点确定。

以上讨论的是长沟道 JFET。长沟道 JFET 的沟道长度远大于沟道宽度,容易出现因漏极电压夹断沟道而使漏极电流饱和的现象。

沟道的长度与宽度可相比拟的 JFET 属于短沟道器件。缩短沟道常常是使用高阻材料的需要,例如,为了提高器件的耐压水平,因此功率 JFET 一般为短沟道器件。竖直导电的短沟道 JFET 是一种很重要的电力电子器件,称为静电感应晶体管(SIT)。SIT 与这里讨论的长沟道 JFET 有很大差别,对此将在第 5 章中讨论。

除了饱和电流 I_{Dsat} 和夹断电压 U_P 之外,结型场效应晶体管的重要特性参数还有:

① g_m :跨导,定义为确定 U_D 之下的漏极电流改变量 ΔI_D 与相应的栅-源电压改变量 ΔU_G 之比,因而也就是转移特性曲线的斜率,其值既是 U_D 的函数,也是 U_G 的函数。 g_m 的大小反映了 U_G 对 I_D 的控制能力。 $g_m(U_D, U_G) = \left. \frac{\Delta I_D}{\Delta U_G} \right|_{U_D}$ 。

② r_d :漏-源动态内阻或漏极电阻:定义为确定 U_G 之下的漏-源电压改变量 ΔU_D 与漏极电流改变量 ΔI_D 之比,因而也就是输出特性曲线在饱和区中一段的斜率。

③ R_{DS} :漏-源通态电阻,是沟道中没出现耗尽区时的直流电阻。

④ I_G :栅-源截止电流,即栅压 U_G 下的 P^+N 结反向电流。

⑤ BU_{DGO} :源极开路时,漏-栅间的击穿电压。

⑥ BU_{GSS} :漏-源短路时,栅-源间的击穿电压,与 BU_{DGO} 一样反映了反偏 P^+N 结的击穿特性。

2.3.2 绝缘栅场效应晶体管(MOSFET)

跟 JFET 类似,IGFET 也是通过施加在栅-源之间的控制电压 U_G 来改变沟道电阻,从而实现了对主电流的有效控制的。不过,JFET 只有一种类型,它总是在 $U_G=0$ 时沟道电阻最小;而 IGFET 有两种类型,一种是 $U_G=0$ 时沟道电阻最大,如栅压只能令其导电能力增强的增强型;另一种是 $U_G=0$ 时有适当的沟道电阻,加不同极性的栅压可令其导电能力有不同趋势的改变的耗尽-增强型。未加冠语时一般指增强型。当然,每种类型也还有 N 沟和 P 沟之分。

1. 增强型 MOSFET

图 2-22 是一个增强型 N 沟道 MOS 场效应晶体管(N-MOSFET)的基本结构示意图。只看芯片,该器件同 P 沟道 JFET 和 NPN 型 BJT 没有多少本质差别,它们都是由 NPN 型的基本组态构成的。但是,它们的电极配置有很大的差别。JFET 以两个 N^+ 区上的欧姆接触作为




图 2-22 增强型 N-MOSFET 的基本结构(图 a)及其在正栅压下感应出导电沟道与耗尽层的示意图(图 b)

栅电极,以其两侧的 P 区作为载流子的源区和漏区,而该器件却以两个 N⁺区分别作为源区和漏区,以同这两个 N⁺区之间的 P 区隔着一层 SiO₂的介质膜的电极作为栅极。BJT 的电极配置似乎与该器件有较多相似之处。它们的控制电极都设在中央 P 区,主电极都设在两侧的 N 区,但 BJT 的控制电极(基极)与 P 区直接接触且为欧姆性电极,而该器件的控制电极(栅极)与 P 区隔着一层电介质,这种接触绝对不具备欧姆接触的特征。特别是 BJT 和 JFET 的 PN 结部要在器件的导通状态中发挥 PN 结的作用,或注入额外少数载流子或产生高阻的载流子耗尽区,而该器件的 PN 结却要在导通时消失,它们只对器件的阻断状态起保障作用。

增强型 MOSFET 是一种常关器件。在对栅极施加适当极性与大小的电压之前,无论源-漏之间加正电压还是负电压,两个背靠背的 PN 结总有一个处于反偏状态,源-漏电流仅是该反偏结的漏电流,其值甚小。欲使源-漏区间能通过较大的电流,须跟 JFET 一样有导电沟道的存在。尽管增强型 MOSFET 在常态下不具备这个条件,但是利用绝缘介质的静电感应作用可在源-漏之间的半导体表面层中感应出一条导电沟道来。以图 2-22 所示的 N-MOSFET 为例,当栅电极相对于 P 型衬底加正电压时,由于夹在二者之间的 SiO₂层不导电,集聚在电极上的正电荷就会在 SiO₂层下的半导体表面感应出等量的负电荷来。我们知道,P 型半导体中会有两种可能的负电荷。一种是电离的受主杂质,它们是不能移动的空间电荷;另一种是具有少数载流子身份的电子,它们是可参与导电的自由电荷。SiO₂层在这里的静电感应作用既包含了将其表面层中的空穴推出去而留下不可动的负离子,也包含了将其体内电子引进来,提高少数载流子的密度。由于负离子不可动,它在表面以下分布的深度将决定于电荷总数和掺杂浓度。对通常使用轻掺杂 P 型衬底的 N-MOSFET,负离子分布区很容易向深层扩展,而由正栅压引入近表面层的自由电子则因其可动但不能穿越绝缘层而集聚于浅表面。在足够高的正栅压下,集聚在 P 型衬底浅表面的电子有可能在密度上大大超过那里的空穴,从而使浅表面从 P 型材料变成 N 型材料,半导体物理中称之为反型层。值得强调的是,该反型层是正栅压感应出来的,

但它只是全部感应负电荷的一部分,另一部分是扩展较深的负离子层,它们在反型层与P型衬底之间形成了一个高阻的空间电荷区,如图2-22b)所示。不难看出,此结构犹如一个反偏PN⁺单边结。若栅电极足以覆盖源漏区之间的全部P型表面,则此由感应而生的N型层就会同源与漏这两个N⁺区构成同型接触,使常态中存在的两个PN⁺结在浅表面层中的部分不复存在,这就是该器件的导电沟道。由于沟道须与源漏区导电类型一致,所以N-MOSFET以P型材料为衬底,栅对源加正电压;反之,P-MOSFET以N型材料为衬底,栅对源加负电压。

反型层导电沟道的形成,实际上是加在金属-绝缘体-半导体系统(MIS系统,例如Al-SiO₂-Si系统)上的适当电压使半导体能带在表面层极度弯曲的结果。按半导体理论,一个能级被电子或空穴占据的几率,取决于该系统的费米能级 E_F 的位置。高于 E_F 的能级被电子占据的几率小,能级越高则几率越小;低于 E_F 的能级被空穴占据的几率小,能级越低则几率越小。如果两个能级分别在 E_F 的上下且高低对称,则电子占据高能级的几率与空穴占据低能级的几率相等。因此,本征半导体的费米能级在禁带中部,N型半导体的费米能级靠近导带,P型半导体的费米能级靠近价带。由于费米能级的位置在外加电压不超过一定限度时不受其影响,因而外加电压对能带的弯曲将引起导带底和价带顶与 E_F 相对距离的变化,或相对于体内未弯曲的能带而言引起近表面层 E_F 的位置变动。参照图2-23,对于用P型半导体构成的MIS系统,理想情况下载流子在半导体中的分布表里无差别,表明能带无弯曲,见图2-23a)。金属层加正电压时半导体表面的导带底电子密度增加,表明电子占据导带底的几率增大,如导带底向 E_F 靠拢,能带向下弯曲。如果电压不够高,还不足以将能带弯曲到使表面的 E_F 从禁带下部越过中线 E_i ,见图2-23b),则尽管浅表面内电子密度增大,但其导电类型依然是P,依然与源区和漏区形成PN⁺结。因此N沟的形成,须在足够高的正电压 U_T 将能带弯曲到 E_F 与 E_i 在表面相交之后,见图2-23c),继续升高电压将使能带进一步弯曲,使 E_F 与 E_i 的交点 X_i 向深处移动,见图2-23d),这意味着导电沟道厚度增加,沟道电阻下降。浅表面以下的能带弯曲区因电子向浅表面聚集、空穴向体内聚集而成为载流子被耗尽的空间电荷区。




图2-23 在P型材料构成的理想MIS结构在不同正栅压下的能带弯曲情况

如果在上述过程中有固定不变的正电压 U_{DS} 加在漏-源电极之间,则当 $U_G < U_T$ 时,漏极电流 I_D 很小;而当 $U_G > U_T$ 之后, I_D 随着 U_G 的升高迅速增大,器件由阻断状态进入导通状态,称 U_T 为增强型MOSFET的开启电压。固定 U_{DS} 下描述 I_D - U_G 关系的曲线也叫转移特性曲线,如图2-24中的虚线所示。图中实线组是以 U_G 为参变量的 I_D - U_{DS} 曲线。当然,这些曲线所描述的是增强型N-MOSFET的工作特性。

将图 2-24 与图 2-20 相比,读者或许会对增强型 MOSFET 与 JFET 输出特性相似多少感到有点不好理解。JFET 的 I_D-U_{DS} 关系从线性转入饱和,是因为沟道两侧有随着 U_{DS} 的上升而成楔形扩展的空间电荷区,空间电荷区的楔形扩展使导电沟道一端被夹断。如果增强型 MOSFET 的 I_D 饱和也与沟道的一端被夹断有关,那么沟道是怎样随着 U_{DS} 的上升而收缩,并且成楔形收缩的呢? 前已指出,增强型 MOSFET 的导电沟道是靠栅压在半导体表面层里感应出来的。其上界是 SiO_2 介质层,自然不会向硅中扩展,但其下界却真有一个可将空间电荷区向沟道扩展的 PN 结,只不过不是在器件制造过程中做上去的,而是与沟道一起由栅压感应出来的。参照图 2-23 所示的能带弯曲情况就更容易看出这感应 PN 结及其空间电荷区的存在与变化。能带的弯曲首先是造成多数载流子的耗尽形成空间电荷区。当 $U_G > U_T$ 时,空间电荷区从表面移向体内,介于反型层与平带区域之间,并随着 U_G 的上升向体内移动,使反型层(即沟道)加厚。反之,它也会随着 U_G 的下降向表面移动,使沟道变薄。当漏极电流使沟道中出现横向电位梯度时,由于栅极电位 V_G 沿横向不变,则沟道中各点对栅极的电位差 $U_G(x)$ 是横向坐标 x 的函数,相应点的沟道厚度也就互不相同了。

图 2-25 示意地画出了增强型 N-MOSFET 在 U_{DS} 较大时因 $U_G(x)$ 随坐标 x 变化而形成楔形导电沟道,并在漏端最终被夹断的情况。为了加深理解,可对图 2-25b) 所示的 N-MOSFET 进行一下 I_D-U_{DS} 关系的定量分析。首先考虑 $U_{DS}=0$ 而 $U_G-U_T > 0$ 时,漏源之间形成具有均匀厚度 W 的导电沟道的情况。




图 2-25 对于确定的 $U_G (U_G > 0)$, 一个增强型 N-MOSFET 在 $U_{DS} > 0$ 时沟道各处的电位 $V(x)$ 和栅-源电压 $U_G(x)$ 沿电流方向的变化(图 a)及 U_{DS} 足够高时沟道在漏端被夹断的情况(图 b)




图 2-24 增强型 N-MOSFET 的转移特性(虚线)和输出特性(实线)

若以 L 和 Z 分别表示沟道的长度和宽度,以 Q 表示单位面积沟道中的可导电电荷数目,则沟道电阻为:

$$R = \frac{L}{Wz\sigma} = \frac{L}{zQ\mu_{ns}} = \frac{L}{z\mu_{ns}C_{ox}(U_G - U_T)} \quad (2-10)$$

式中, σ 表示 N 反型层(沟道)的电导率; μ_{ns} 是半导体表面的电子迁移率,其值与体内电子的迁移率 μ_0 不同; C_{ox} 是栅氧化层的单位面积电容。式中使用了近似关系:

$$Q \approx C_{ox}(U_G - U_T) \quad (2-11)$$

当 $U_{DS} \neq 0$ 时,针对 I_D 在沟道中引起的横向电位变化 $V(x)$,上式应改写成:

$$Q(x) = C_{ox}[U_G - U_T - U(x)] \quad (2-12)$$

式中, $U(x)$ 表示沟道中一点对源的电压降。式(2-10)也应改写成:

$$dR = \frac{dx}{z\mu_{ns}Q(x)} = \frac{dx}{z\mu_{ns}C_{ox}[U_G - U_T - U(x)]} \quad (2-13)$$

将上式代入

$$dU = I_D dR$$

并对等号两边同时积分,即可由

$$I_D \int_0^L dx = z\mu_{ns}C_{ox} \int_{U_{DS}}^0 [U_G - U_T - U(x)] dU \quad (2-14)$$

得到如下 I_D - U_{DS} 关系:

$$I_D = \frac{z\mu_{ns}C_{ox}}{2L} [2(U_G - U_T)U_{DS} - U_{DS}^2] \quad (2-15)$$

当 U_{DS} 较小时,式中二次项可予忽略,则得:

$$I_D \approx \frac{z\mu_{ns}C_{ox}}{L} (U_G - U_T) U_{DS} \quad (2-16)$$

这就是图 2-24 中 I_D - U_{DS} 曲线在线性区应该满足的方程。由此方程可得到与式(2-10)完全相同的沟道电阻表达式,表明线性区与厚度均匀的沟道反型层相对应。

随着 U_{DS} 和 I_D 的增大,式(2-15)中的二次项不再可以忽略。当 $U_{DS} = U_G - U_T$ 时,式(2-15)变成:

$$I_{Dsat} = \frac{z\mu_{ns}C_{ox}}{2L} (U_G - U_T)^2 \quad (2-17)$$

这时, I_D 的大小与 U_{DS} 无关,成为一定 U_G 下的饱和电流,因而用 I_{Dsat} 表示。满足这个关系的 U_{DS} 叫夹断电压。参照图 2-25,这时楔形导电沟道的长度恰为 L ,如果它不再随着 U_{DS} 的继续增加而缩短, I_D 将会保持在 I_{Dsat} 的水平上不再变化。但是楔形沟道的有效长度确实会随着 U_{DS} 的增大而缩短,因而实际情况中 I_{Dsat} 还会有不太明显的增长。

2. 耗尽-增强型 MOSFET

如果在增强型 MOSFET 的制造工艺中稍加改动,用扩散或离子注入法使源-漏之间的沟道体表面层改变导电类型,如图 2-26 所示,这就在栅氧化层下产生了一条永久性的导电沟道,以及沟道下面一条永久性的 PN 结。对于这种器件,一旦把漏极和源极与主电源 E_D 接通,栅压 $U_G = 0$ 时的漏极电流将不




图 2-26 耗尽-增强型 N-MOSFET 的基本结构

为零,因为也有一条常开的导电沟道。当 $U_G \neq 0$ 时,视栅极相对衬底电位高低,这条常开沟道的电阻有可能降低,也可能升高。电阻升高是沟道中出现载流子耗尽层的结果,而电阻降低是沟道中载流子密度升高的反映,因此叫耗尽-增强型。

耗尽-增强型 MOSFET 在器件结构上兼有 JFET 和增强型 MOSFET 的特征,因而其工作特性亦兼有这两种器件的特点。图 2-27 是一个耗尽-增强型 N-MOSFET 的输出特性和转移特性曲线,它就像是图 2-20 所示的 N-JFET 曲线和图 2-24 所示的增强型 N-MOSFET 曲线按 U_G 从大到小的顺序重新组合而成的一样。 $U_G \leq 0$ 的曲线是它以耗尽模式工作时的特性曲线,与 N-JFET 的特性曲线相似, $U_G > 0$ 的曲线是它以增强型模式工作时的特性曲线,与增强型 N-MOSFET 的特性曲线相似,只是 I_D 的起点高,因其零栅压时已有沟道存在。




图 2-27 耗尽-增强型 N-MOSFET 的输出特性曲线和转移特性曲线

由于耗尽-增强型 MOSFET 具有常开的导电沟道,并上有绝缘层下有 PN 结对这条沟道的厚度加以限制,所以当其工作于增强模式时,不必靠表面反型来产生沟道。但沟道的厚度也无从增加。它是靠 MIS 结构的另一种能带弯曲效应——多数载流子聚积效应来增加沟道浅表面层的载流子密度,使沟道导电能力增强的。如图 2-28 所示,对于用 N 型半导体构成的 MIS 结构,若理想情况下载流子在半导体层中的分布表里一致,则其能带无弯曲,见图 2-28a)。对金属层加正电压时,静电感应使半导体表面集聚负电荷,N 型半导体中只有自由电子是负电荷。这说明正栅压在这里使 N 型半导体的能带向下弯,使导带底在近表面处比远表面处距 E_F 更近,浅表面层中的电子密度升高,见图 2-28b)。

若对该 MIS 结构的金属层相对于半导体层加负电压,则静电感应将使半导体表面集聚正电荷,使能带在表面附近向上翘,如图 2-28c)所示,N 型半导体中的正电荷或者是电离施主或者是少数载流子空穴。电离杂质是空间电荷,它本来就不能去参与导电。集聚到近表面附近的

空穴虽然本质是可动电荷,但 N-MOSFET 的源区和漏区是 N^+ 材料,其空穴密度很低,无法同 N 沟道中因静电感应而升高密度的空穴形成连续电流。因此,耗尽-增强型 MOSFET 的常开沟道中如果出现了多数载流子的耗尽层(它同时是少数载流子的聚积层),则其电阻将因有效厚度的减小而增加。表面反型在这里不会产生什么意外效果。常开 N 沟道中的 P 反型层与漏源区及沟道本身形成了一条封闭的 PN 结,其作用也是使沟道减薄。




图 2-28 由 N 型材料构成的理想 MIS 结构在不同栅压下的能带弯曲情况

a) $U_G=0$ 平带状态 b) $U_G>0$, 多数载流子聚积 c) $U_G<0$, 多数载流子耗尽

3. MOSFET 的特性参数

- ① U_T : 开启电压, $I_D=0$ 时的栅-源电压, 对耗尽-增强型器件也就是夹断电压。
- ② I_{Dsat} : 饱和漏极电流, 耗尽-增强型器件在 $U_G=0$ 时的漏极电流饱和值。
- ③ I_{D0} : 截止漏极电流, 增强型器件在 $U_G=0$ 时由 PN 结反向漏电流形成的漏极电流。
- ④ R_{DS} : 器件工作于未饱和区时的源-漏直流电阻。
- ⑤ I_G : 栅极电流, 栅压 U_G 下的栅-源电流。
- ⑥ g_m : 跨导, 与 JFET 的跨导定义相同。
- ⑦ r_d : 漏-源动态电阻, 与 JFET 的 r_d 定义相同。

跟其他半导体器件一样, MOSFET 的特性参数也对测试温度十分敏感, 而生产厂提供的参数表一般是在某个指定温度下测出来的, 所以必要时须用温度系数加以修正。决定器件功耗大小的 R_{DS} 随着温度的上升而增大, 在 $25^\circ\text{C}\sim 200^\circ\text{C}$ 范围内的温度系数约为 $0.7\%/^\circ\text{C}$, 因而工作温度上升到 200°C 时, 其 R_{DS} 大约比室温值高一倍。开启电压在这个温度范围内的变化率大约是一 $5\text{mV}/^\circ\text{C}$, 随温度升高而下降。相应的跨导温度系数约为 $-0.2\%/^\circ\text{C}$, 而 BJT 电流放大系数的温度系数约为 $0.8\%/^\circ\text{C}$, 表明其开关特性比 BJT 稳定。

参考文献

- 1 Streetman B G. Solid State Electronic Devices. Prentice-Hall, 1972
- 2 Smith R A. Semiconductors. 2nd Ed. Cambridge University Press, 1978
- 3 叶良修. 半导体物理学. 北京: 高等教育出版社, 1983
- 4 Williams B W. Power Electronics. MacMillan. 1987
- 5 Wolf H. Semiconductors. Wiley-Interscience. 1971
- 6 Reddi V G K, Sah C T. IEEE Trans. Electron Devices. 1965

思考题

1. 为什么不能用负斜角做 P^+N 结的终端造型?
2. 正向特性好的 PN 结二极管,其反向特性一般较差,为什么?
3. 决定 PN 结二极管的 t_{rr} 因素有器件内因与电路外因两类,分别是什么? 如何影响 t_{rr} 的大小?
4. 为什么 PN 结二极管做高频整流时常需并联 RC 缓冲电路(snubber)?
5. 叙述 PN 结二极管反向恢复 $I-V$ 特性的各个特征点,并弄清各点的器件的物理意义。
6. 为什么高频电力电子电路常选用快、软、正向特性好的二极管?
7. 肖特基二极管的优缺点是什么? 碳化硅肖特基二极管的优缺点是什么?
8. 解释双极晶体管的电流放大倍数与基区宽度成反比敏感变化的现象。
9. 叙述双极晶体管的 BU_{ceo} , BU_{cer} , BU_{ces} , BU_{cex} , BU_{cbo} 的定义及其大小次序。
10. 说明双极晶体管的 3 种工作状态及集电结、发射结的偏置状态。
11. JFET(N 沟)结构与工作原理是什么? MOSFET(N 沟增强)结构与工作原理是什么?

第 3 章 晶 闸 管


晶闸管是晶体闸流管的简称,它是具有 PNPN 四层结构的各种开关器件的总称。按照 IEC(国际电工委员会)的定义,晶闸管是指那些具有 3 个以上的 PN 结;主电压-电流特性至少在一个象限内具有导通、阻断两个稳定状态,且可在这两个稳定状态之间进行转换的半导体器件。显然,这是指一个由多种器件组成的家族,但是通常所说的晶闸管往往是指该家族的一个成员,即使用最广泛的普通晶闸管,俗称可控硅整流器(Silicon Controlled Rectifier),简称可控硅(SCR),其正式名称应是反向阻断三端晶闸管。除此之外,在普通晶闸管的基础上还派生出许多新型器件,它们是工作频率较高的快速晶闸管(FST——Fast Switching Thyristor)、反向导通的逆导晶闸管(RCT——Reverse Conducting Thyristor)、两个方向都具有开关特性的双向晶闸管(TRIAC)、门极可以自行关断的门极可关断晶闸管(GTO——Gate Turn Off Thyristor)、门极辅助关断晶闸管(GATO——Gate Assisted Turn Off Thyristor)以及用光信号触发导通的光控晶闸管(LTT——Light Triggered Thyristor)等。

表 3-1 给出了晶闸管的分类,由此可以一目了然地看到:不管属于哪种晶闸管,它们都有一个基本特点,即在第 I 象限的伏-安特性都具有阻断、导通两个稳定状态,且通过负阻区,阻断和导通状态可以互相转换。而第 III 象限的伏-安特性却显示出不同种类晶闸管本身的特性。

表 3-1 晶闸管的分类

伏-安特性 第 I、III 象限的特性 电极数	阻 断	导 通	开 关
2	 逆阻两端晶闸管 PNP 开关	 逆导两端晶闸管	 双向两端晶闸管 DIAC
3	 逆阻三端晶闸管 SCR LTT	 逆导三端晶闸管 RCT GTO GATO	 双向三端晶闸管 TRIAC

续表

伏-安特性 电极数	第 I、III 象限 的特性	阻 断	导 通	开 关
		 逆阻四端晶闸管		

本章以反向阻断三端晶闸管为例，比较详细地叙述这类晶闸管的基本工作原理、主要特性、特性参数的额定值及与电路参数的关系。在此基础上，再介绍特殊型晶闸管的工作原理及各自特有的性质和参数。最后，将晶闸管的特性及其额定值与实际应用电路结合起来，简单介绍有关应用中的一些注意事项。

3.1 晶闸管的工作原理与特性

晶闸管是一种既具有开关作用，又具有整流作用的大功率半导体器件，应用于可控整流、变频、逆变及无触点开关等多种电路。对它只需提供一个弱电触发信号，就能获得强电输出。所以说它是半导体器件从弱电领域进入强电领域的桥梁。

3.1.1 晶闸管的基本结构和基本特性

如图 3-1 所示，晶闸管是具有 3 个 PN 结的四层三端器件，它的 3 个 PN 结可以通过合金-扩散法或全扩散法形成，阳极电极板一般采用钼(或钨)片，欧姆接触焊料是高纯铝(或铝-硅合金)，阴极和门极靠真空镀膜引出电极，镀层有铝、金或银，这样就制成了管芯。经过一定的表面处理，然后将管芯密封在陶瓷外壳内。外壳结构一般有螺栓型和压接型，压接型结构又分为内压接型(靠弹簧垫圈、弹簧压接)和外压接型(靠外压力压接)，这样就制成了器件。




图 3-1 晶闸管的基本结构与掺杂分布
a)管芯结构 b)芯片结构与掺杂分布

基本特性就是器件的伏-安特性,它反映器件的阳极-阴极间电压(端电压)与流过器件的电流之间的关系,是器件在电路中完成各种功能的基础。典型的晶闸管特性如图 3-2 所示,其主要方面表现为:




图 3-2 晶闸管的伏-安特性

① 在正向偏置下,开始器件处于正向阻断状态,当 $U=U_A$ 时,发生转折,经过负阻区由阻断状态进入导通状态(OA——正向阻断状态、AB——转折态、BL——负阻态、LD——导通状态、A——转折点、 U_A ——转折电压)。从图 3-2 中可以看到,这种状态的转换,可以由电压引起(电压触发导通),也可以由门极电流引起(门极触发导通),下面将谈到还可由光、温度、 du/dt 等方式触发。当然,对于一个合格的晶闸管,应当是由门极电流触发导通。

② 当 $I_{G2} > I_{G1} > I_G$ 时, $U_{A2} < U_{A1} < U_A$,且一旦触发导通后,即使去掉门极信号,器件仍能维持导通状态不变。这是二极管、三极管所没有,晶闸管所特有的性质,称为自锁或擎住特性(L——擎住点, I_L ——擎住电流)。可见,晶闸管一旦导通,门极就失去控制作用。因此,触发电流常采用脉冲电流,而无需采用直流。

③ 导通之后,只要流过器件的电流逐渐减小到某值,器件又可恢复到阻断状态(H——关断点, I_H ——维持电流)。这种关断方式称为自然关断,除此之外,还可采用加反偏压的方法进行强迫关断,或施加负的门极信号进行门极关断。

④ 在反向偏置下,其伏-安特性和整流管的完全相同(OP——反向阻断状态、PR——反向击穿状态、P——击穿点、 U_B ——击穿电压)。

3.1.2 晶闸管的基本工作原理

晶闸管的基本结构特点是都具有 PNP 4 个物理层,因此可以说 PNP 四层结构的物理模型是晶闸管工作原理的基础。为此,首先分析两端 PNP 器件伏-安特性的物理过程。

1. 两端 PNP 器件正向导通的物理过程

参照图 3-3,可将两端 PNP 器件的正向导通过程简述如下:




图 3-3 正向偏置下的导通机构及各种电流成分

① 在正向偏置下， j_1 、 j_3 结正偏， j_2 结反偏，外加电压几乎全部降落在 j_2 结上，于是反向偏置的 j_2 结起着阻碍电流的作用，通过器件的电流近似为 j_2 结的反向漏电流，器件处于正向阻断状态。而通过 j_1 、 j_3 结正向注入的空穴、电子分别在 N_1 、 P_2 基区内复合，然后通过 j_2 结的反向抽取作用，分别注入 P_2 、 N_1 基区。

② 当外加电压增加至 j_2 结雪崩击穿电压时， j_2 结空间电荷区宽度增加，电场增强，并发生显著的雪崩倍增效应。于是，通过 j_2 结的电流增加，也就是通过器件的电流增大，由原来的 j_2 结反向漏电流转变为通过 j_2 结雪崩倍增的电流，器件处于转折状态。 j_2 结两侧的长、短基区（ N_1 、 P_2 区）内开始有电子、空穴的积累。

③ 由于 j_2 结空间电荷区的雪崩倍增效应，注入 P_2 区、 N_1 区的空穴、电子来不及复合，而在 j_2 结两侧的 P_2 、 N_1 区积累起来。这些积累的载流子一方面补偿了 j_2 结空间电荷区离化的杂质电荷，使空间电荷区宽度变窄，电场削弱，雪崩倍增效应减弱，起着抵消外加电压的作用，引起耐压降低；另一方面， P_2 区积累的空穴， N_1 区积累的电子使 P_2 区电位升高， N_1 区电位降低，致使 j_3 、 j_1 结正偏压升高，正向注入效应增强，通过 j_2 结的电流进一步增大，这就是所谓载流子运动的再生反馈效应。器件处于电流增加、电压降低的负阻状态。

④ 随着 j_2 结两侧载流子的不断积累， j_2 结空间电荷区电场、雪崩倍增效应亦不断削弱，当雪崩倍增效应完全消失时， j_2 结两侧仍能维持电荷的积累，这样， j_1 、 j_3 结正向注入而到达 j_2 结两侧积累起来的载流子，最终使 j_2 结由负偏压转变为正向偏置。 j_1 、 j_2 、 j_3 结都处于正向偏置下，允许通过很大的电流，器件处于正向导通状态。

2. 两端PNPN器件反向阻断的物理过程

在反向偏置下，如图3-4所示， j_1 、 j_3 结反偏， j_2 结正偏。由于 j_3 结两侧杂质浓度高（重掺杂区），在低压下即发生齐纳击穿，无承受电压的能力，电压几乎都加在 j_1 结上。因此，器件的反向特性与整流管的反向特性相似。当外加电压增加至 j_1 结雪崩击穿电压时，经雪崩倍增注入 P_1 区的空穴与阳极源源不断流入的电子复合，不会在 P_1 区产生积累，也就不会发生正向特性中的再生反馈效应，故不会出现负阻现象，而只有反向击穿现象发生。




图 3-4 反向偏置下的导电机构及各种电流成分

3. 门极触发机理

晶闸管是一种三端四层器件。它的基本结构也可看成是从两端 PNP 器件的 P_2 层引出一个电极,此电极称为门极,其伏-安特性和两端 PNP 器件完全一样,不同的是引起正向导通的触发方式不同:PNPN 器件是靠端电压触发,而晶闸管是靠门极电流触发,见图 3-5。




图 3-5 门极触发机构

门极触发也是利用晶体管电流放大系数随电流而变化的基本原理,只是引发电流增大的原因是门极偏置,故称之为门极触发。

晶闸管在正向连接情况下,如图 3-5 所示,当门极电流 I_G 流过时,相当于 j_3 结上另外附加上正向电压 U' ,促使 j_3 结注入效应增强。 N_2 区一开始就有大量电子注入 P_2 区,注入的电子一部分在 P_2 区复合,构成门极电流的一部分,另一部分扩散到 j_2 结侧,被 j_2 结空间电荷区的强电场拉向 N_1 区,引起 N_1 区电子的积累,使 j_1 结正偏压升高,空穴注入亦增强,从而建立起载流子运动的再生反馈机构。随着 j_1 、 j_3 结的注入越来越占优势,结果使 j_2 结两侧有足够的载流子积累, j_2 结极性反转,晶闸管由断态进入通态。显然,门极触发电流越大,晶闸管就可在更低的阳极电压下导通。

根据双晶体管模型,如图 3-6 所示,晶闸管可以看作两个晶体管的复合, j_2 结是公共的集电结。




图 3-6 双晶体管模型及等效电路

设 α_1, α_2 分别为 $P_1N_1P_2, N_2P_2N_1$ 晶体管的直流共基极电流放大系数, 则:

$$I_{B1} = (1 - \alpha_1)I_A - I_{CBO1} \quad (3-1)$$

$$I_{C1} = \alpha_1 I_A + I_{CBO1} \quad (3-2)$$

$$I_{B2} = (1 - \alpha_2)I_K - I_{CBO2} \quad (3-3)$$

$$I_{C2} = \alpha_2 I_K + I_{CBO2} \quad (3-4)$$

由于 $I_{B1} = I_{C2}$ 或 $I_{B2} = I_{C1} + I_G$

而 $I_K = I_A + I_G$

可以推导出晶闸管的电流方程为:

$$I_A = \frac{\alpha_2 I_G + I_{CO}}{1 - (\alpha_1 + \alpha_2)} \quad (3-5)$$

式中, $I_{CO} = I_{CBO1} + I_{CBO2}$, 表示 j_2 结反向漏电流。

由此可见, 处于正向偏置下的晶闸管, 当两个晶体管的电流增益之和趋于 1 时, 阳极电流就趋于无穷大, 晶闸管被门极信号触发导通。所以说, 晶闸管触发导通的必要条件是:

$$\alpha_1 + \alpha_2 \geq 1$$

考虑到阳极电流 I_A 和电流放大系数 α 随门极触发电流 I_G 的变化, 从门极的触发作用来理解, 晶闸管导通时应满足 $dI_A/dI_G \rightarrow \infty$ 的条件, 它表示出的微小变化就将使阳极电流 I_A 趋于无限大。由此可推导出:

$$\frac{dI_A}{dI_G} = \frac{\tilde{\alpha}_2}{1 - (\tilde{\alpha}_1 + \tilde{\alpha}_2)} \quad (3-6)$$

当 $\tilde{\alpha}_1 + \tilde{\alpha}_2 \approx 1$ 时, $dI_A/dI_G \rightarrow \infty$, 则晶闸管导通。因为在低电流水平下, 同一晶体管的小信号 $\tilde{\alpha}$ 值大于直流 α 值, 所以器件的开通作用始于小信号 $\tilde{\alpha}$ 之和等于 1。

4. 非门极触发机构

晶闸管导通的必要条件是使双晶体管的电流增益之和从小于 1 增加至等于或大于 1, 至于采用什么方式满足、实现上述条件, 除前面已介绍的电压触发和门极触发导通方式之外, 还有热触发、 du/dt 触发、光触发等机构。

① 热触发: 即温度触发, 其基本触发原理是电流放大系数 α 随温度升高而增大所致。其中, 温度升高, 漏电流 I_{CO} 增加是引起晶闸管热触发的主要原因。因此, 由漏电流 I_{CO} 引起晶闸管触发导通应当满足 $dI_A/dI_{CO}|_{I_G=0} \rightarrow \infty$ 的条件, 同样可以推导出:

$$\left. \frac{dI_A}{dI_{CO}} \right|_{I_G=0} = \frac{1}{1 - (\tilde{\alpha}_1 + \tilde{\alpha}_2)} \quad (3-7)$$

当 $\alpha_1 + \alpha_2 \approx 1$ 时, 温度的微小变化就将引起晶闸管导通。

② du/dt 触发: 它是电压触发的另一种方式。其基本触发原理是根据 PN 结电容效应。势垒电容随电压而变化, 而单位时间内空间电荷总量随电压的变化相当于电容器的充、放电电流的变化。把势垒电容的充、放电电流称为位移电流 I_{dis} , 它的大小决定于势垒电容 C_T 和电压上升率 du/dt 的乘积, 当 du/dt 很小时, I_{dis} 可以忽略, 而当 du/dt 很高时, 就有一股很大的位移电流分别流入 j_1, j_3 结, 它好像在器件内部加上的触发电流, 引起晶闸管导通。同样可以推导出由位移电流 I_{dis} 引起晶闸管导通的条件为:

$$\left. \frac{dI_A}{dI_{dis}} \right|_{\substack{U_{-定} \\ I_G=0}} = \frac{1}{1 - (\tilde{\alpha}_1 + \tilde{\alpha}_2)} \quad (3-8)$$

当 $\alpha_1 + \alpha_2 \approx 1$ 时,位移电流的微小增量就会引起晶闸管导通。

③ 光触发:这是一种以光信号代替电信号的特殊触发方式,其工作原理的基本思想是:光照→光生载流子产生→光生电流 I_{ph} 形成→阳极电流 I_A 增加→电流放大系数 α 增大→当 $\alpha_1 + \alpha_2 \geq 1$ 时,则晶闸管导通。同样也可推导出由光生电流 I_{ph} 引起晶闸管导通的条件为:

$$\left. \frac{dI_A}{dI_{ph}} \right|_{\substack{U_{-定} \\ I_G=0}} = \frac{1}{1 - (\tilde{\alpha}_1 + \tilde{\alpha}_2)} \quad (3-9)$$

当 $\alpha_1 + \alpha_2 \approx 1$ 时,光生电流的微小增量就会引起晶闸管导通。

对于采用门极触发的晶闸管,在运行过程中也可能遇到 U 、 du/dt 、 T 等因素引起晶闸管触发导通。显然,这是我们不希望有的,这种误触发也是必须加以防止和避免的。为此,要提高器件本身的 du/dt 耐量,减小漏电流,提高耐压,特别要提高结温下的耐压等。同时在电路上采取保护措施、降低电路上的干扰信号对晶闸管的影响,都是为了防止晶闸管的误动作,使之能正常、稳定、可靠地长期运行。

3.1.3 晶闸管的静态特性与参数

所谓静态特性即指晶闸管处在稳定状态(正、反向阻断状态和正向导通状态)下的特性。它包括电压特性、电流特性、门极触发特性等。下面主要分析、讨论特性参数的微观本质、额定值及其与电路参数的关系。

1. 正、反向阻断电压

① 反向阻断模型及反向不重复峰值电压 U_{RSM} :如图 3-4 所示,在反向偏置下, j_1 、 j_3 结负偏, j_2 结正偏。由于 j_3 结两侧为重掺杂区,低压下就发生齐纳击穿,不能承受电压,故端电压几乎全部加在 j_1 结上。所以,晶闸管的反向击穿电压就是 j_1 结的雪崩击穿电压。分析 j_1 结发生雪崩击穿的条件,可以推导出晶闸管反向击穿电压的计算公式,在设计晶闸管时,近似认为它就是反向不重复峰值电压的计算公式。

$$U_{RSM} = U_B(1 - \alpha_1)^{1/n} \quad (3-10)$$

式中, n 为常量,通常取 3~6; U_B 为单个 PN 结的雪崩击穿电压; α_1 为 $P_1N_1P_2$ 晶体管的直流共基极电流放大系数。

可见,由于 PN 结间的相互作用, j_1 结发生击穿时,和单独 PN 结击穿相比较,倍增因子 $M = 1/\alpha_1$,无需增加至无穷大。

② 正向阻断模型及断态不重复峰值电压 U_{DSM} :如图 3-3 所示,在正向偏置下,门极开路, j_1 、 j_3 结正偏, j_2 结反偏。故端电压几乎全部加在 j_2 结上。所以,晶闸管的转折电压就是 j_2 结的雪崩击穿电压。同样,在设计晶闸管时,近似认为它就是晶闸管的断态不重复峰值电压 U_{DSM} ,与反向阻断电压同样的推理,可以得到:

$$U_{\text{DSM}} = U_{\text{B}}(1 - \alpha_1 - \alpha_2)^{1/n} \quad (3-11)$$

可见,在正偏下, j_2 结受到 j_1 、 j_3 结的作用,使 $U_{\text{DSM}} < U_{\text{RSM}} < U_{\text{B}}$,晶闸管的正、反向耐压出现不对称特性。但从结构上采取措施(采用短路发射极结构)后,可使小电流下(转折前)的 $\alpha_2 \approx 0$,则:

$$U_{\text{DSM}} \approx U_{\text{RSM}} = U_{\text{B}}(1 - \alpha_1)^{1/n} \quad (3-12)$$

前面介绍的正、反向阻断电压 U_{DSM} 、 U_{RSM} 都是在空间电荷区宽度小于基区宽度的情况下推导的。如果基区电阻率过高,或基区宽度太薄,当外加电压还未达到 j_1 结(或 j_2 结)的雪崩击穿电压时,就可能出现电流突然增大的现象,这就是所谓穿通。发生穿通现象时的电压称为穿通电压。显然,器件出现穿通后承受耐压的能力不再提高,其最高耐压就是它的穿通电压。因此穿通是应当极力避免的。

③ 断态电流和反向电流:晶闸管在正、反向重复峰值电压下,相应于 j_2 结和 j_1 结的反向漏电流分别称为断态电流 I_{DRM} 和反向电流 I_{RRM} 。它们受温度和门极电流的影响。通常,当温度升高时,晶闸管的断态电流和反向电流都将增大。当温度升高至额定结温以上时,正方向因断态电流的急剧增大而失去阻断能力,晶闸管发生误导通。反方向将会因反向电流的急剧增大而产生很大的功率损耗,器件严重发热,引起热电击穿。一般温度上升 10°C ,正、反向漏电流将发生2倍的变化。可以说,断态电流对温度的依赖关系将左右中间结的温度特性(即结温下的断态电压),而反向电流对温度的依赖关系将决定阳极结的温度特性(即结温下的反向电压)。

晶闸管工作在正、反向阻断状态期间,应当避免门极正向电流通过。但是在实际应用时,又不可避免地存在门极电流流过的情况,因此,有必要进行特性分析。在正向阻断状态下,如果有门极电流流过,则断态电流增大,转折电压下降。当门极电流足够大时,晶闸管将失去正向阻断能力而发生误导通。在反向阻断状态下,如果有门极电流流过,则反向电流增大。由于各个晶闸管漏电流的偏差很大,在串联电路上将造成电压分配的极度恶化,这是在设计电路时必须充分注意的。

④ 电压额定值及其使用条件:应用晶闸管时,不论在环境温度、电源变动、负载变动、振荡电压、异常电压、瞬时电流等所有最恶劣的条件下,都不得超过器件的额定值。

晶闸管的电压额定值有:a. 额定断态不重复峰值电压 U_{DSM} 、额定反向不重复峰值电压 U_{RSM} ,它们分别表示在结温范围内,施加在阻断状态下晶闸管的正、反向不重复瞬态电压的最大值。其中断态电压的允许值与门极回路是否断开、门极-阴极间是否连接电阻及是否有门极反向电流流过有关,因此必须根据门极条件加以规定。b. 额定断态重复峰值电压 U_{DRM} 、额定反向重复峰值电压 U_{RRM} ,它们分别表示在结温范围内,施加在阻断状态下晶闸管的正反向重复电压的最大值。其中有关门极条件的规定同a。

U_{RRM} 是允许施加在晶闸管反向的最高电压,在这个电压下,功率损耗很小,相对晶闸管总的功率损耗可忽略。而在 U_{RSM} 反向电压下,将会产生很大的瞬时功率损耗并引起结温的上升,但一般不足以造成器件热损坏。只要在规定的时间内迅速移去过电压,器件又可恢复到稳定的运行。但考虑到其他原因,应用时通常采用RC浪涌电压吸收保护回路。

一般情况下,断态电压不会引起器件损坏,不论在瞬态还是稳态,只要外加电压低于器件的 U_{DRM} 或 U_{DSM} ,器件都能阻断它。若高于 U_{DRM} 或 U_{DSM} ,晶闸管就可能失去阻断电压的能力,由阻断转向导通状态。晶闸管的阻断能力对温度敏感,温度升高,阻断能力下降。

图 3-7 形象地给出电路上的工作电压与器件电压额定值的关系,在设计电路时,通常选用 U_{DSM}/U_{DWM} (或 U_{RSM}/U_{RWM}) 比值为 1.5 至 2.5 左右,考虑开关浪涌或换流振荡,还需采用适当的保护回路。




图 3-7 器件阳极特性与电路阳极电压的关系

2. 门极触发特性

晶闸管的开通是通过门极输送触发信号来完成的。所以,门极特性也是晶闸管的重要特性之一。它主要包括:a. 门极触发电流 I_{GT} 。它表示在室温下,当阳极-阴极间施加 6V (或 12V) 电压时,能使器件导通所需要的最小门极直流电流。b. 门极触发电压 U_{GT} 。它表示对应于 I_{GT} 的门极-阴极间的直流电压。c. 门极不触发电流 I_{GD} 。它表示在额定结温下,当器件端电压为断态重复峰值电压 U_{DRM} 时,保持器件不导通所允许施加的最大门极直流电流。d. 门极不触发电压 U_{GD} 。它表示对应于 I_{GD} 的门极-阴极间的直流电压。显然,一个门极特性良好的晶闸管,要求门极触发电流、电压小一些,而门极不触发电流、电压大一些。这样,既灵敏又无误触发。另外,为了改善晶闸管的开通特性,经常需要采用强触发,因此要求门极最大允许功率损耗大,即要求门极能够承受足够大的平均功耗 P_{GAV} 和瞬时功耗 P_{GM} , 以满足各种不同应用的需要。

(1) 门极伏-安特性

晶闸管的门极-阴极间的伏-安特性表示 U_{GK} 和 I_G 之间的关系。由于门极和阴极间只有一个 PN 结 (J_3 结), 当门极相对阴极为正偏压时, 应当显示出正向 PN 结特性。然而, 由于 P_2 区

的横向电阻及阳极电压的影响,它又不同于一个二极管的特性。在其正向电压降中,电阻降落所占比例很大,且不同器件的电阻压降偏差亦很大。所以,门极的正向电压可以从几伏到十几伏,门极电流可以从几毫安到几百毫安,存在一个很大的范围。为了应用的方便,可以一条典型的极限高阻抗门极伏-安特性曲线 OA 和一条极限低阻抗伏-安特性曲线 OB 之间的区域代表所有晶闸管的门极伏-安特性区,如图 3-8 所示。




图 3-8 门极特性

(2) 门极触发特性

由于工艺上的分散性,对同一型号的晶闸管,其门极触发电流、电压范围由图 3-8a)中斜线所围 S 部分结出,它是在规定的阳极电压和温度的条件下,使晶闸管导通所必要的门极电流 I_{GT} 和门极电压 U_{GT} 的偏差范围。从图 3-8b)放大的 S 部分特性可以看到,由于结温的变化,门极触发灵敏度将随之变化。也就是说,在高温下能触发导通的器件,在低温下,若采用同样的 I_{GT} 值,器件就不会导通了。这一点对于存在温度变化的应用电路上是必须注意的。另外,由 U_{GD} 、 I_{GD} 围成的区域 OEGF 是晶闸管的不触发区,为了防止误触发,在设计门极电路时,必须使电路上的干扰和感应电压低于 U_{GD} 。考虑实际电路上可能产生的一切暂态电流、电压及强触发的需要,晶闸管的门极触发范围可以扩大,但必须限制在由门极峰值电压 U_{GM} 、门极峰值电流 I_{GM} 和门极峰值功率 P_{GM} 所围成的区域 EBDCAF 内。否则,因门极功耗超过允许最大功耗而导致门极烧毁。

(3) 门极偏置

1) 门极负偏压:门极相对阴极电位为负,门极-阴极间发射结处于反向偏置状态,但施加门极负偏压不得超过阴极发射结击穿电压。反偏置的门极对高的环境温度、门极回路的噪声电平,阳极端产生的振荡电压及阳极电压上升率 du/dt 等因素的影响不敏感,器件能够保持稳定的阻断状态。也就是说,随着门极负偏压值的增加,器件的正向电压阻断能力及 du/dt 特性提高,关断时间将缩短。

2) 阳极反向偏置时的门极正偏压:通常阳极反向偏置期间不要施加门极正偏压。但是,在特殊的门极电路中也可能存在门极加正偏的情况,此时,由于 $P_2N_1P_1$ 晶体管的作用,晶闸管的

反向漏电流显著增大,反向功耗增加,器件严重发热。因此,在阳极反偏期间需要施加门极正偏压时,必须将工作温度降低到额定温度以下。

为了防止门极电路上感应杂波引起器件的误触发,在门极-阴极间接入电容 C 是有效的,通常采用图 3-9 给出的防止门极干扰的门极电路。但是,电容器的容量一定要选取适当,通常取 $0.1\mu\text{F}$ 。如果电容太大,有可能引起门极电流的拖尾,反而会导致其他形式的误触发。

(4) 门极不触发电流 I_{GD} 和不触发电压 U_{GD}

I_{GD} 和 U_{GD} 是在额定结温下,阳极施加断态重复峰值电压 U_{DRM} 的条件下测量的。在此情况下,少子寿命增长,有效基区宽度变窄,则电流放大系数和横向电阻都增大,而且高温下漏电流也增大。所以,同一晶闸管的门极不触发电流显然小于其门极触发电流。




图 3-9 防止门极干扰的门极电路

3. 电流特性

(1) 导通状态

1) 阈值电压和等效电阻:如图 3-10 所示,连接导通状态的阳极伏-安特性曲线上的两点,其延长线与电压轴交点的电压值就是该晶闸管的阈值电压(或称门槛电压) U_{TO} 。阳极特性曲线上的两点通常取额定平均通态电流的 1.5 倍和 4.5 倍的点。而这条直线斜率的倒数就是等效电阻 r_{T} 。现采用阈值电压 U_{TO} 和等效电阻 r_{T} 来近似表示通态电压 U_{T} 和通态电流 I_{T} 的关系:

$$U_{\text{T}} = U_{\text{TO}} + I_{\text{T}} r_{\text{T}} \quad (3-13)$$

式中, $r_{\text{T}} = \Delta U_{\text{T}} / \Delta I_{\text{T}}$ 。

2) 通态功率损耗:所谓通态功率损耗是指晶闸管在稳定导通状态下的功率损耗。它可以用通态电压的瞬时值 u_{T} 和通态电流的瞬时值 i_{T} 的乘积在一个周期内的平均值来表示。即:

$$P_{\text{T}} = \frac{1}{T} \int_0^T u_{\text{T}} i_{\text{T}} dt = \frac{1}{T} \int_0^T (U_{\text{TO}} + I_{\text{T}} r_{\text{T}}) i_{\text{T}} dt \quad (3-14)$$

通态功率损耗决定于晶闸管的通态特性、电流波形、导通角及平均通态电流。考虑到晶闸管特性的偏差,通常给出标准通态损耗和最大通态损耗,前者主要用来推断装置的损耗及效率,而后者可用来决定晶闸管的电流容量及冷却结构。

3) 擎住电流和维持电流:擎住电流 I_{L} 和维持电流 I_{H} 是描述晶闸管导通状态特性的两个物理量。擎住电流是指晶闸管加上门极信号,由阻态进入通态之后,即使去掉门极信号仍能维持导通状态不变的最小电流。也就是说,晶闸管用门极信号触发时,使其导通所需的最小阳极电流。因此, I_{L} 又可称为临界开通电流,它对应着晶闸管体内两个晶体管的电流增益之和等于 1 (即 $\alpha_1 + \alpha_2 = 1$) 时通过器件的总电




图 3-10 导通状态的特性

流。显然,当通过器件的电流 I_A 稍小于 I_L 时,一旦去掉门极信号,晶闸管将自动返回阻断状态。而当 I_A 稍大于 I_L 时,即使去掉门极信号,晶闸管仍能维持正向导通状态。但是,在感性负载电路中,由于阳极电流上升速率低,若不施加脉冲幅值很宽的门极电流,由于达不到擎住电流,晶闸管往往不能维持住导通状态。在这种情况下,当晶闸管的阳极电流还未达到擎住电流之前,门极信号不能撤除,而应继续输入。

维持电流 I_H 是指晶闸管稳定导通之后,逐渐减小通过器件的阳极电流 I_A ,仍能维持住导通状态不变的最小阳极电流。显然,当阳极电流 I_A 减小到维持电流 I_H 以下时,晶闸管就维持不住导通而进入阻断状态。因此说,维持电流是开通和关断之间的临界电流,它也对应于晶闸管体内两晶体管电流增益之和等于 1 时的阳极电流。但是,从图 3-2 中可以看到: $I_L > I_H$,特别是对于具有短路发射极结构的晶闸管,擎住电流 I_L 明显地大于维持电流 I_H 。这是因为晶闸管导通首先发生在门极附近的一维局部导通。然后由局部导通区横向扩展到整个阴极面全面导通。因此,擎住电流不仅要维持两个晶体管的正反馈作用,还要为导通区的横向扩展提供足够的载流子。而维持电流是均匀分布在整個阴极结结面上的电流,它的作用仅仅是维持两个晶体管正反馈所需的最小电流。所以维持电流小于擎住电流。它们都是温度的函数,随温度的升高而减小。此外,维持电流还与门极-阴极间的阻抗有关。一般来说,门极-阴极间阻抗增大,维持电流减小。

(2) 电流额定值

1)“额定通态平均电流” I_{TAV} :表示在规定条件下,晶闸管允许通过的最大通态电流的平均值。通常,以用于工频交流电源的晶闸管单相半波整流电路加以规定,在电阻负载导通角为 180° 连续流过正弦半波电流的平均值来规定。同一晶闸管,对于不同的波形和导通角,电流额定值是不同的。由于晶闸管通态电流额定值主要受器件的最大允许结温额定值的限制,也就是说受通态电流在器件内部产生的功耗及结到环境的总热阻和环境温度的限制,所以,作为最基本的条件,必须规定环境温度、冷却条件及基准点温度。而所谓基准点温度即指晶闸管外壳或与之紧密接触的散热器上指定的可以测量的点的温度。

由于器件制造厂无法支配用户的环境温度及冷却条件,故一般根据外壳温度作为基准温度设计电流额定值。当最大允许结温额定值固定时,根据热阻的定义,则通态功耗 P_F 就是结到外壳的温差除以热阻的值: $P_F = (T_j - T_c) / R_{\theta jc}$ 。显然,用户维持管壳的温度愈低,则器件允许通过的电流就愈大。通常,制造厂给出晶闸管的允许通态电流与外壳温度的关系曲线,用户可根据此热特性曲线设计冷却方式和环境温度。

2)“通态电压降”:表示在规定条件下,晶闸管导通后,通态电流在器件阳极-阴极间所产生的电压降。若通态电流为额定平均电流 I_{TAV} ,则电压降为“通态平均电压降” U_{TAV} 。若通态电流为瞬时峰值电流(规定为 πI_{TAV}),则电压降为“通态峰值电压降” U_{TM} 。通态电压降是晶闸管的重要参数,在散热条件一定的情况下,它不仅直接反映出器件的通流能力,而且与器件的过载能力密切相关。

晶闸管的正向压降由三部分组成。即 $U_T = U_j$ (结压降) + U_b (体压降) + U_n (欧姆接触),其中 $U_j = U_{j1} + U_{j2} - U_{j3}$,表示 3 个 PN 结上电压降的代数和,由于工艺上的对称性, $U_{j1} \approx U_{j2}$,所以 $U_j \approx U_{j3}$ 。而 $U_b = U_{P1} + U_{N1} + U_{P2} + U_{N2}$,表示 4 个物理层内电压降之和,但由于 P_1 、 P_2 、 N_2 区都是高浓度的重掺杂区,这三部分区域内的体压降可以忽略,所以 $U_b \approx U_{N1}$, N_1 区是高阻区,

在 N_1 区内部的电导调制效应和 N_1 区的厚度支配着晶闸管的正向压降。 U_a 主要由工艺过程及装配所决定,通常总是假定接触良好而忽略不计,实际上,若不注意,它有时也会上升为主要矛盾。

和整流管的情况一样,晶闸管的正向压降是材料特性(迁移率、扩散系数、扩散长度)、电流密度及基区宽度(W_{P_1} 、 W_{P_2} 、 W_{N_1})的函数。一般来说,高压晶闸管的基区宽度较大,则其正向压降较大;电流密度变大时,正向压降也增大。

3) 过电流极限值:晶闸管在运行过程中,有可能遇到意外的故障状态,即在通电周期内,通过比额定电流大得多的浪涌电流。显然,这瞬时的过载电流使器件产生的温升超过允许的极限结温,导致特性恶化,甚至破坏。因此,对器件来说,都有一个承受过电流的极限值。

①“额定通态过载电流”:表示在指定的冷却条件下,指定的电流波形及指定的一般低于额定值的通态电流通过晶闸管,晶闸管达到热平衡之后允许承受的过电流。显然,额定过载电流是指短时间允许的过电流,它比晶闸管的连续额定电流值要大。其大小与过载时间、过载前电流的通电状态及负载有关。一般来说,额定过载电流通过晶闸管后,结温不会超过额定最高结温,如图 3-11 所示。故可以施加断态(或反向)重复峰值电压。




图 3-11 额定通态过载电流与结温变化

②“额定通态浪涌电流”和“ I^2t 值”:所谓额定通态浪涌电流 I_{TSM} 是指在额定最高结温下,晶闸管发生永久性破坏前,流过器件的不重复最大通态过载电流。它与额定过载电流的基本差别是浪涌电流以晶闸管不发生永久性破坏为限制,而过载电流是以不超过额定结温为限制。

根据不同的通电时间分为两种情况来确定,但不论哪种情况,由于结温肯定超过额定最高结温,故在通电期间或通电之后,不能施加断态(或反向)重复峰值电压。另外,浪涌电流的截断,通常采用快速熔断器或断路器,而中止晶闸管本身的门极电流是不能截断浪涌电流的。

(a) 通电时间比工频半波短约 1ms 或更长的情况。由于不考虑 PN 结的散热,往往可以认为结温的上升部分与流过晶闸管的电流平方的时间积分值 $\int i^2 dt$ 成比例。因此,可以用这个值表示浪涌通态电流的极限值,通常把它称为 I^2t 值。由于熔断器的熔断时间和灭弧的二次电流时间也可用 I^2t 值来表示,所以使用它对电路上保护协调的判断是方便的。

I^2t 值随通电时间而增大,若把 1~10ms 间的 I^2t 值看作一定值,额定浪涌通态电流可以用相当于 1ms 的 I^2t 值来表示,也可以作为时间的函数,给出 I^2t 特性曲线来表示。

(b) 通电时间比工频半波长的情况。可以把流过电流的波形及峰值作为通电时间的函数来表示。通常,在通电期间或通电之后,施加 80% 或 50% 反向重复峰值电压 U_{RRM} 来表示晶闸管的过载能力。

承受浪涌电流的过载能力对晶闸管是重要的。作为器件本身来说,过载能力决定于器件的通态压降,因为它是发热的源。一般通态压降小的器件,其过载能力往往就高一些。所以,器件的通态压降值在一定程度上能反映器件的过载能力。此外,过载能力和热设计密切相关。经解剖分析表明,过载损坏大部分是发生在阴极面上那些有大电流通过而无散热面的部位。因此说,器件的热特性设计、用户采用的散热方式、环境温度带来的散热效果,对提高器件的过载能力也是重要的环节。

因为晶闸管的热容量小,承受电流过载能力是有限的,故在应用电路中应采取保护措施,防止过电流损坏器件。一般采用快速熔断器、断路器保护装置。

3.1.4 晶闸管的动态特性与参数

所谓动态特性是指晶闸管处在状态变换过程(阻断 $\leftrightarrow$ 导通)中的特性,它包括开通特性和关断特性。其特性参数有开通时间 t_{gt} 、关断时间 t_q 、通态电流临界上升率 di/dt 、断态电压临界上升率 du/dt 等。

1. 开通特性

晶闸管的开通总是先发生在靠近门极的阴极区域内,即所谓“局部导通”,然后才是“局部导通区”横向扩展到整个阴极面的全面导通,这个过程就是导通的扩展过程。显然,载流子完成这些过程是需要时间的,故提出开通时间、扩展时间这两个物理量表征器件开通的快慢程度。

(1) 开通时间 t_g

开通时间是指器件由“阻断”到“局部导通”所需要的时间。它对应着载流子运动的两个阶段:a. 电子、空穴分别渡越短、长基区到达 j_2 结两侧积累起来所需的时间——延迟时间 t_d 。b. j_2 结两侧积累的载流子使 j_2 结由反偏转向正偏,电流迅速上升,晶闸管局部导通所需要的时间——上升时间 t_r 。所以

$$t_{gt} = t_d + t_r \quad (3-16)$$

式中

$$t_d = t_2 + t_1 = \frac{W_{e(p_2)}^2}{2D_n} + \frac{W_{e(N_1)}^2}{2D_p} \quad (3-17)$$

$$t_r = \sqrt{\frac{t_1 t_2}{\alpha_1 + \alpha_2 - 1}} \quad (3-18)$$

式中, $W_{e(p_2)}$ 、 $W_{e(N_1)}$ 分别表示短、长基区有效宽度; t_1 、 t_2 分别表示长、短基区渡越时间; D_n 、 D_p 分别表示电子、空穴扩散系数; α_1 、 α_2 表示导通后的电流放大系数。

显然,由于 t_1 、 t_2 、 α_1 、 α_2 还依赖于阳极电流 I_A 、电压 U_A ,且随开通过程而变化,所以根据上式不能计算确切的数据,而只能提供考虑问题的方向。

图 3-12 给出了开通时间的测试定义。

实际测量中得到,由门极控制的开通时间 t_{gt} 和门极形状有关,具有放大门极结构的晶闸管,由于器件本身能将门极信号放大而获得强触发,有利于缩短开通时间。从应用电路来看,开通时间内的延迟时间 t_d 受门极电流上升的时间及其峰值的影响特别明显。对于门极脉冲信号, t_d 受脉冲前沿陡度及其幅值的影响。如图 3-13 所示。通常采用 10~20 倍 I_{gt} 的强触发,对缩短开通时间及其偏差 Δt_{gt} 是有效的。此外,温度和阳极电压升高,开通时间亦会缩短。如图 3-14 所示,上升时间 t_r 主要受主回路阻抗的影响,不同性质的负载在开通过程表现出不同的电流、电压变化。




图 3-12 开通时间的测试定义




图 3-13 延迟时间和门极电流的关系




图 3-14 负载的性质和开通过程电流、电压的变化

(2) 扩展时间 t_s

它是用来反映导通区扩展快慢程度的物理量,通常,用开区沿横向扩展的速度——扩展速度 ν_s 来描述。有关扩展速度的经验公式有:

$$\nu_s = CJ^{\frac{1}{n}} \quad (3-19)$$

$$\nu_s = 1.48 \sqrt{\frac{D_a}{t_r}} \quad (3-20)$$

$$\nu_s = C \ln J + C_1 \quad (3-21)$$

式中, n 、 C 、 C_1 为常数; J 为电流密度; D_a 为双极扩散系数; t_r 为上升时间。

实验得到,扩展速度与门极形状、阴极图形密切相关,强触发有利于缩短扩展时间。扩展时间对晶闸管的开通扩展损耗有决定性的影响,对于在较高频率下工作的晶闸管,它是一个主要矛盾。

(3) 通态电流临界上升率(di/dt 容量)

从晶闸管导通的物理过程分析得到,当加上门极信号后,器件只能先在靠近门极的阴极内边缘的局部区域导通,然后以 $0.03\text{mm}/\mu\text{s}\sim0.1\text{mm}/\mu\text{s}$ 的速度经过几微秒至几十微秒的时间扩展到全面积导通,如图 3-15 所示。由于扩展需要一定的时间,因此,如果在比扩展时间更短的时间内,通过器件的电流增长到很大的值,那么,由于导通区还来不及扩展,电流都集中在门极附近很小的一部分区域内,致使这部分导通区域的电流密度很大,局部导通区强烈发热,甚至烧毁器件。开通瞬间各参量的变化如图 3-16 所示。因此,对每一个器件来说,都有一个承受电流上升率的能力,这就是器件的 di/dt 容量。它表示晶闸管开通瞬间对阳极电流上升速率的允许极限。若电路中的 di/dt 值超过器件所能承受的 di/dt 极限值,则晶闸管就会发生 di/dt 击穿。




图 3-15 晶闸管的开通扩展




图 3-16 晶闸管开通瞬时各参量变化的模型图

由 di/dt 过大而引起晶闸管损坏的现象在应用电路中是经常发生的。因此,在提高器件本身 di/dt 容量的同时,在应用电路中应采取的措施,有利于器件 di/dt 容量的提高,而抑制住电路的 di/dt 值。通常采用前沿陡峻、幅值高的门极强触发脉冲可以增大初始导通面积,对改善晶闸管的 di/dt 容量是有效的。但是,在一般的应用电路中都接有浪涌电压保护回路,如图 3-17 所示。于是,在器件开通的瞬间,RC 中存储的能量立刻通过晶闸管泄放,也就是说电容 C 的放电电流将产生很高的 di/dt 值叠加在按标准规定的额定通态电流上升率 di/dt 之上。为此,应采用串联电阻的方法来降低放电电流的峰值。此外,如图 3-18 所示,采用串联饱和电抗器的方法,抑制电流的上升速率,让电流上升得慢一些,待导通区扩展得较宽之后,大电流才通过。这样就不会发生电流集中,晶闸管就能安全工作。




图 3-17 晶闸管的浪涌电压保护回路




图 3-18 饱和电抗器抑制 di/dt 值

2. 关断特性

晶闸管采用在阳极-阴极间施加反偏压完成关断,这种关断方式称之为强迫关断。描述晶闸管关断特性的物理量有关断时间 t_q 、反向恢复电流 I_{Rr} 及反向恢复电荷 Q_{Rr} 。

(1) 反向恢复特性

晶闸管的反向恢复特性对应着阳极结 j_1 、阴极结 j_3 恢复阻断的物理过程。由于导通时的电荷存储效应,当施加反向偏压后,存储载流子在反向电场的作用下以反向电流形式从晶闸管体内流出,如图 3-19 所示,这部分电流就是反向恢复电流 i_{Rr} 。反向恢复电流的时间积分值就是反向恢复电荷 Q_{Rr} ,而完成反向恢复过程所需的时间就是反向恢复时间 t_{Rr} 。

显然,反向恢复电流峰值 I_{Rp} 随通态电流下降率 dI_T/dt 的增大而增大,且反向恢复时间 t_{Rr} 亦受通态电流下降率 dI_T/dt 的影响。也就是说,反向恢复特性由通态电流 I_T 和反偏压 U_R 所决定。

反向恢复电流 i_{Rr} 达到最大值 I_{Rp} 后,开始急剧下降,然后缓慢地趋于稳定的反向漏电流

值。于是,在换流电路上,当反向恢复电流下降率 $-di_{Rr}/dt$ 达到相当大的值时,将有一个迅速变化的电流通过换流电路的电感 L_s ,并在电感两端产生很大的反电动势 $E_L = -L_s di_{Rr}/dt$,这个异常电压周期地加在晶闸管的反向,往往会引起晶闸管的损坏。为了防止异常电压的破坏,通常采用如图 3-17 所示的浪涌电压吸收电路。其中电容 C 由 I_{Rr} 和 L_s 所决定,而 R 满足开通时放电电流允许值。但 R 值太大会降低对过电压的吸收效果,设计电路时要综合考虑。




图 3-19 反向恢复时间和反向恢复电荷

(2) 关断时间

晶闸管的关断时间对应着关断过程载流子运动的 3 个阶段,即反向恢复期、阻塞期和正向恢复期。由图 3-20 的电压、电流波形图上可以看到,关断时间即指在关断过程中阳极电流过零至阳极电压过零的这段时间。通过分析及简单的推导可以得到关断时间 t_q 为:

$$t_q = \tau_p \ln \frac{I_F}{I_H} \quad (3-22)$$

式中, τ_p 是长基区少子寿命; I_F 为晶闸管的正向通态电流; I_H 为晶闸管的维持电流。




图 3-20 关断瞬间的电压、电流波形

通过对晶闸管关断的物理过程的分析中可以看到,从器件本身结构设计出发,采用控制降低少子寿命、减薄基区厚度及合理的阴极图形设计等方法可以缩短晶闸管的关断时间。而从应用电路设计出发,影响关断时间的因素有结温 T_j ,通态电流 I_T 及其下降率 dI_T/dt 、反向恢复电流下降率 dI_{Rr}/dt 、反向电压 U_R 及再加正向 du/dt 值等。其中以结温 T_j 及反向电压 U_R 的影

响为最大,结温愈高,关断时间 t_q 愈长,而反向电压增高,关断时间缩短。

关断时间 t_q 对于快速晶闸管,特别在较高频率的应用中,是一个主要的特性参数。

(3) 断态电压临界上升率(du/dt 耐量)

实践证明,当门极开路,阳极-阴极间施加迅速上升的电压时,器件有可能在比它的正向转折电压低得多的电压下导通。所以,对每一个晶闸管而言,也有一个承受 du/dt 的能力,这就是器件的 du/dt 耐量。它表示器件承受阳极电压上升速率的极限值。如果电路上的 du/dt 值超过器件所允许的 du/dt 极限值,则晶闸管就会误导通而失去阻断能力。

由 du/dt 引起的误导通虽然不会直接损坏器件,但是在串联电路中,由 du/dt 引起的误导通将使电路中未导通的器件承受过电压。而在并联电路中,误导通将使导通的器件承受过电流。所以说,承受 du/dt 的能力也是器件的一个重要的动态参数。

如图 3-21 所示,门极 G 开路,晶闸管处于正向偏置下, j_1 、 j_3 结正偏, j_2 结反偏,其空间电荷区宽度随着外加电压的增加而加宽,空间电荷量(离化的杂质电荷)增多,这就是由 PN 结电容效应而产生的位移电流,其空穴电流流向 j_3 结,电子电流流向 j_1 结,结果使 j_3 (j_1) 结正偏增强, N_2 (P_1) 区发射电子(空穴),电流放大系数 α_1 、 α_2 增大,当 $\alpha_1 + \alpha_2 \geq 1$ 时,晶闸管就在位移电流的触发下导通。所以说,位移电流就好像在门极开路时,从内部给器件加上的触发电流。 du/dt 值愈大,则位移电流 I_{dis} 愈大。

$$I_{dis} = \frac{dQ}{dt} = C_{j_2} \frac{dC_{j_2}}{dt} \approx C_{j_2} \frac{du}{dt} \quad (3-23)$$

为了防止因 du/dt 引起的误导通,提高晶闸管 du/dt 耐量的最佳办法还是采用短路发射极结构,利用 P_2 区内部的横向电阻作为分流电阻,把位移电流旁路掉,以降低器件对位移电流的灵敏度,提高器件抗位移电流的干扰能力。




图 3-21 du/dt 触发机构及其等效电路

同时,在应用电路上采取改良措施。常用的方法是在晶闸管的门极和阴极间接入电阻,如图 3-22 所示,从外部把位移电流旁路掉,对防止 du/dt 引起的误导通是有效的。此外,还可考虑在门极加负偏压的方法,如图 3-23 所示。




图 3-22 门-阴极间电阻与 du/dt 耐量




图 3-23 门极负偏压与 du/dt 耐量

3.1.5 晶闸管特性参数表

作为对本书讨论的问题的一个概括,同时也是为了对晶闸管的主要特性参数有所具体的认识,现将两个不同型号普通晶闸管的主要参数列于表 3-2。这两种管子分别是我国西安电力电子技术研究所和日本东芝公司的产品,大体可以分别代表我国和日本在普通晶闸管方面的水平。

表 3-2 两种普通晶闸管的特性参数表

参 数 名 称	符 号 (单位)	KPX—1650 (西电所)		SF100GX21 (东芝)	
		数 值	测试条件	数 值	测试条件
断态与反向重复峰值电压	$U_{\text{DRM}}(\text{V})$ U_{RRM}	4500	$T_{\text{j}}=0^{\circ}\text{C}\sim 125^{\circ}\text{C}$	4000	$T_{\text{j}}=0^{\circ}\text{C}\sim 125^{\circ}\text{C}$
通态峰值压降	$U_{\text{TM}}(\text{V})$	1.85	$I_{\text{TM}}=2000\text{A}, T_{\text{j}}=125^{\circ}\text{C}$	2.3	$I_{\text{TM}}=3200\text{A}, T_{\text{j}}=25^{\circ}\text{C}$
浪涌电流	$I_{\text{TSM}}(\text{A})$	2 4000	$t=10\text{ms}$	20 000	50Hz 正弦半波一周
平均电流	$I_{\text{AV}}(\text{A})$	1650	$T_{\text{c}}=70^{\circ}\text{C}$	1000	$T_{\text{j}}=79^{\circ}\text{C}$
断态峰值电流	$I_{\text{DRM}}(\text{mA})$	<150	$T_{\text{j}}=125^{\circ}\text{C}$, 门极开路	<50	$T_{\text{j}}=125^{\circ}\text{C}$
反向峰值电流	$I_{\text{RRM}}(\text{mA})$	<150	$T_{\text{j}}=125^{\circ}\text{C}$, 门极开路	<50	$T_{\text{j}}=125^{\circ}\text{C}$
断态电压临界上升率	$\text{d}u/\text{d}t$ ($\text{V}/\mu\text{s}$)	>500	$T_{\text{j}}=25^{\circ}\text{C}, U_{\text{D}}=0.8U_{\text{DRM}}$	>1000	$T_{\text{j}}=125^{\circ}\text{C}, U_{\text{D}}=\frac{2}{3}U_{\text{DRM}}$
滞后延迟时间	$t_{\text{d}}(\mu\text{s})$	<3	$T_{\text{j}}=25^{\circ}\text{C}, U_{\text{D}}=1500\text{V}$		
门极触发电流	$I_{\text{GT}}(\text{mA})$	<250	$T_{\text{j}}=25^{\circ}\text{C}, U_{\text{D}}=12\text{V}$	<300	$T_{\text{j}}=25^{\circ}\text{C}, U_{\text{D}}=6\text{V}$
门极触发电压	$U_{\text{GT}}(\text{V})$	<4.2	$T_{\text{j}}=25^{\circ}\text{C}, U_{\text{D}}=12\text{V}$	<3.5	$T_{\text{j}}=25^{\circ}\text{C}, U_{\text{D}}=6\text{V}$
门极不触发电流	$I_{\text{GDM}}(\text{mA})$	>20	$T_{\text{j}}=125^{\circ}\text{C}, U_{\text{D}}=1000\text{V}$	>5	$T_{\text{j}}=125^{\circ}\text{C}, U_{\text{D}}=\frac{1}{2}U_{\text{DRM}}$
门极不触发电压	$U_{\text{GDM}}(\text{V})$	>0.5	$T_{\text{j}}=125^{\circ}\text{C}, U_{\text{D}}=1000\text{V}$	>0.2	$T_{\text{j}}=125^{\circ}\text{C}, U_{\text{D}}=\frac{1}{2}U_{\text{DRM}}$
维持电流	$I_{\text{H}}(\text{mA})$	<150	$T_{\text{j}}=25^{\circ}\text{C}$	<300	$T_{\text{j}}=25^{\circ}\text{C}$
擎住电流	$I_{\text{L}}(\text{mA})$	<1000	$T_{\text{j}}=25^{\circ}\text{C}$		
热阻(结-壳)	$R_{\theta\text{j-c}}$ ($^{\circ}\text{C}/\text{W}$)	0.012		0.018	
I^2t	(A^2s)			2×10^6	
额定结温	$T_{\text{j}}(^{\circ}\text{C})$	125		125	
储存温度	$T_{\text{stg}}(^{\circ}\text{C})$	$-40\sim 150$		$-40\sim 125$	
芯片直径	(mm)	77			

3.2 特种用途晶闸管

不同的应用有可能对晶闸管的工作特性提出某项特殊要求。为了侧重于满足某项特殊用途的要求而对晶闸管基本结构或制造工艺的改进,即产生了种种新型的晶闸管。在我国习惯上称之为派生器件,或称特种晶闸管。本节简略介绍快速、逆导、双向和光控等4种常用的派生晶闸管。另一种更常用、更重要的派生器件——GTO将在第4章详细讨论。

3.2.1 快速晶闸管(FST)

快速晶闸管通常是指那些关断时间 $t_q \leq 50\mu\text{s}$ 、速度响应特性优良的晶闸管。它的基本结构和特性与逆阻型普通晶闸管完全一样,但是,由于快速晶闸管的工作频率 ($f \geq 400\text{Hz}$) 比普通晶闸管高,仅要求关断时间短是不全面的。因此,在关断时间短的基础上,还要求快速晶闸管的通态压降低、开关损耗小、通态电流临界上升率 di/dt 及断态电压临界上升率 du/dt 高。只有这样,它才能在较高的工作频率下安全可靠地工作。

快速晶闸管应用频率高,通电周期缩短了,但它和普通晶闸管一样,其关断方式是采用在阳-阴极间施加反向偏压进行强迫关断的方法。因此,若快速晶闸管的关断时间 t_q 比负半周通电周期 $T/2$ 还长,那么,晶闸管就无法关断。所以说,关断时间短是对快速晶闸管的最基本要求。

晶闸管的开关损耗包括在开通时间内产生的开通损耗 P_{on} 、在反向恢复过程产生的反向恢复损耗 P_{Rr} 及局部导通区扩展到整个阴极面全面导通过程所产生的扩展损耗 P_D 。对于 400A 以上的大功率晶闸管,当工作频率 $f \geq 1\text{kHz}$ 时,往往在阴极面全面导通之前,通电周期就结束了。显然,开关损耗随频率升高成比例地增加,见图 3-24。

从图 3-24 给出的 400A 、 1200V 、 $20\mu\text{s}$ 、 3kHz 用高频晶闸管的计算举例中可以看到,随着晶闸管工作频率的提高,开关功率损耗在总功耗中所占比例增加。当工作频率提高到 5kHz 以上时,晶闸管的开关功率损耗在总功耗中占主要地位。于是,在晶闸管的总功耗一定的情况下,为保证晶闸管的工作结温不超过允许温度,通态功耗必须降低,而在晶闸管的结构和散热条件一定的情况下,只能降低晶闸管的电流容量。此外,即使在工作频率只有数百赫兹 ($\geq 400\text{Hz}$) 的情况下,由于晶闸管的热阻 R_θ (数值上等于每消耗 1W 功率所引起晶闸管温升的度数) 随频率的变化引起有效阴极面积的变化而变化,也就是说,工作频率升高,器件的有效阴




图 3-24 高频工作时各种损耗的比例(%) 400A 、 1200V 、 $20\mu\text{s}$ 、 3kHz 高频晶闸管的计算举例(扩展速度取 $0.1\text{mm}/\mu\text{s}$)

极面积的变化而变化,也就是说,工作频率升高,器件的有效阴

极面积减小,热阻增大,温升增高。而为了保持晶闸管的结温不超过允许值,在结构和散热条件一定的情况下,也就只能降低电流容量。由此可见,在高频应用下,随着开关损耗的增加和热阻的增大,晶闸管的额定通态电流减小。所以,对于快速(高频)晶闸管,感兴趣的不是额定正向平均电流 I_T ,而是它的电流-频率曲线给出的不同工作频率下的电流容量。显然,一个开关损耗高的晶闸管,其高频下的电流容量肯定低,严重时也可能失去通流能力,这是晶闸管在高频应用下的主要问题。

另外,工作频率提高,表示晶闸管通、断的次数增多,与之相联系的是晶闸管承受通态电流上升率 di/dt 的能力及承受断态电压上升率 du/dt 的能力应相应增强。否则,导通瞬间易发生 di/dt 击穿,而关断瞬间易发生再次导通。所以,在高频应用下的晶闸管,要求它具有较高的 di/dt 容量及 du/dt 耐量。

通常,为了降低开关损耗,应用时采用所谓强门极驱动。推荐采用门极电流上升速率大($>1A/\mu s$)、幅值高($>1A$)的门极电流波形。

快速晶闸管主要用于感应加热的中频电源装置。

3.2.2 逆导晶闸管(RCT)

逆导晶闸管是将一个晶闸管和一个二极管反并联集成在同一硅片上而构成的组合型器件。而组合的结果又使它成为颇具特色的快速型器件。可以认为它是一种在反方向也能通过和正方向一样的大电流的开关器件。它属于不对称晶闸管,目前是不对称晶闸管中的主体和核心。

由于它的芯片可以看做简单的大功率集成电路块。因此,相对于两只分立的晶闸管 and 二极管的反并联连接,它具有体积小、高温特性好、有利于大电流化和高电压化、有利于高额应用等优点。主要应用于直流斩波器、倍频式中频电源及三相逆变器等。

1. 基本结构及伏-安特性

如图 3-25a)所示,逆导晶闸管的芯片是由晶闸管区和二极管区组成的。在晶闸管区内,除采用阴极发射极短路结构外,还设置了阳极发射极短路结构。这些结构上的特点,使它的特性既不同于二极管,也不同于一般的晶闸管。图 3-25b)给出其结构的等效电路。

如图 3-25c)所示,其正向伏-安特性曲线和逆阻型晶闸管完全一样,能承受很高的耐压,而且受门极控制。在 G-K 间施加门极触发信号后,器件由正向阻断状态向正向导通状态转换。反向伏-安特性曲线与二极管的正向伏-安特性曲线相同,不能承受电压,能通过大电流。这样,逆导晶闸管就是在同一硅片上由两个具有完全独立功能的器件组成的复合器件。

2. 器件特征

由于反向不承受电压,逆导晶闸管的阴极、阳极都采用发射极短路结构。这一结构特点给它带来了如下显著特征:

① 提高了器件抗漏电流的能力,高温特性比普通晶闸管好。理论上的工作结温可达 $175^{\circ}C$ 。




图 3-25 RCT 的基本结构、等效电路及伏-安特性

② 在小电流情况下(转折前), $\alpha_1 \approx 0, \alpha_2 \approx 0$, 逆导晶闸管相当于一个二极管, 其正向不重复峰值电压 U_{DSM} 近似等于单独 PN 结的击穿电压 U_B 。长基区宽度 W_{N1} 近似等于空间电荷区扩展宽度 $W_{D(N1)}$, 而有效长基区宽度 $W_{e(N1)}$ 近似为零。于是, 对于电阻率相同的硅单晶材料, 逆导晶闸管的耐压比普通晶闸管要高, 而在电压相同的情况下, 逆导晶闸管的长基区宽度最薄, 则通态压降低, 且薄基区对器件的开通时间、关断时间、承受浪涌电流能力的改善都是有利的。此外, 低压降容易协调 $t_q \sim U_T$ 矛盾, 使进一步地提高逆导晶闸管的快速性能成为可能。

因此, 相对普通晶闸管而言, 逆导晶闸管易于把大电流、高电压、快速等相互矛盾的性能统一起来, 制造出大功率的快速型器件。

3. 主要特性及特性参数

(1) 额定电流

逆导晶闸管的额定电流有两个参数, 即流过二极管区的电流 I_{DI} 及流过晶闸管区的电流 I_{VT} , 它们之间大小的比值 I_{DI}/I_{VT} 主要决定于不同应用的要求。通常, $I_{DI}/I_{VT} = 0.2 \sim 1.0$, 用做逆变时, 比值可为 1; 用作斩波时, 比值可为 $0.3 \sim 0.4$ 。或者 70A 以下者取 1, 以上取 0.4。

(2) 换向性能

如图 3-25a) 所示, 逆导晶闸管是由晶闸管区和二极管区两部分组成的。当正向偏置时, 其中晶闸管区亦处于正向偏置状态, 只要门极控制信号一加上, 晶闸管就会触发导通。而二极管区此时处于反向偏置状态, 只有很小的漏电流通过, 当主电极极性反转时, 二极管处于正向偏置, 成为导通状态, 而晶闸管在反偏下逐渐关断。但是, 当电压偏置由负偏再次转为正偏时, 反向导通的二极管的反向恢复电流将扩展到晶闸管区, 有可能引起晶闸管的误导通而失去正向阻断能力, 这种现象就是所谓“换向失败”。另外, 晶闸管区内阴极短路点和阳极短路点之间刚好形成一个小二极管, 其反向恢复电流也会影响逆导晶闸管的换向性能, 所以说, 换向问题是它的一个薄弱环节。

显然, 逆导晶闸管的换向性能和结温 T_j 、二极管区的电流下降率 ($-di/dt$ 即换向时的电

流上升率 $(di/dt)_c$ 、二极管区的通态电流 I_T 、换向时的电压上升率 $(du/dt)_c$ 等密切相关。为了提高换向能力,从器件的角度来看,最基本的方法是采用隔离结构,把二极管区和晶闸管区分开,以减小相互的影响和作用。而从电路应用的角度来看,应限制电路中流过二极管的电流在电流过零处的下降率 $(di/dt)_c$ 和同时加在器件上的电压上升率 $(du/dt)_c$ 。一般来说,串接一个快速饱和电抗器,可减轻电路对器件换向能力的要求。

3.2.3 双向晶闸管(TRIAC)

TRIAC 是 Triode AC Switch 的简称,它是把两个反并联的晶闸管集成在同一硅片上,用一个门极控制触发的组合型器件。这种结构使它在两个方向都具有和晶闸管同样的对称的开关特性,且伏-安特性相当于两只反并联的分立晶闸管,不同的是它由一个门极进行双方向控制,因此可认为是一种控制交流功率的理想器件。主要应用于交流无触点继电器、交流相位控制等。

1. 基本结构及伏-安特性曲线

TRIAC 是一种交流器件,它的伏-安特性是对称的。即正向或反向都具有能触发导通的开关特性,因此无所谓阳极与阴极。通常,把通向主回路的两个引出端子分别称为 T_1 、 T_2 端,并假定靠近门极的端子为 T_1 端,也就是常规的阴极,见图 3-26。




图 3-26 TRIAC 的基本结构和伏-安特性

图 3-26a)给出了 TRIAC 的典型结构。它是由 NPNPN 五层及 T_2 、 T_1 、 G 三个端子组成的器件。其中 $P_1N_1P_2N_2$ 称为正向晶闸管,其伏-安特性画在第 I 象限,称为 (I) 特性。而把与 $P_1N_1P_2N_2$ 晶闸管反并联的 $P_2N_1P_1N_4$ 称为反向晶闸管,其伏-安特性画在第 III 象限,称为 (III) 特性,如图 3-26b)所示。且这两个晶闸管的触发导通都是由一个包含 P 型门、结型门及远隔门的门极 G 来控制的。

2. 触发方式及触发原理

(1) 触发方式

双向晶闸管不仅在第 I、III 象限都能触发导通,而且门极的极性可为正、也可为负。因此有

4 种触发方式,如图 3-27a)、图 3-27b)、图 3-27c)、图 3-27d)那样定义,分别称为 I_+ 、 I_- 、 III_+ 、 III_- 触发模式。

(2) 触发原理

① I_+ 触发:如图 3-28a)所示, T_2 、 G 相对 T_1 为正,相当于 P 型门极对正偏晶闸管 $P_1N_1P_2N_2$ 的触发,其触发原理与普通晶闸管相同。

② I_- 触发:如图 3-28b)所示, T_2 相对 T_1 为正, G 相对 T_1 为负,主晶闸管 $P_1N_1P_2N_2$ 及门极晶闸管 $P_1N_1P_2N_3$ 都处于正向偏置,触发电流由 T_1 流向 G ,其中右边为有效触发电流,于是门极晶闸管 $P_1N_1P_2N_3$ 首先触发导通,横向扩展的结果使主晶闸管 $P_1N_1P_2N_2$ 触发导通。

③ III_+ 触发:如图 3-28c)所示, T_2 相对 T_1 为负, G 相对 T_1 为正,门极触发电流由 G 流向 T_1 ,左边为有效触发电流,但由于 $P_1N_1P_2N_2$ 晶闸管处于反向偏置,触发电流只能作为 $N_2P_2N_1$ 晶体管的基极驱动电流,使 $N_2P_2N_1$ 晶体管工作,而注入 N_1 区的集电极电流又可作为 $P_2N_1P_1$ 晶体管的基极驱动电流,使晶体管 $P_2N_1P_1$ 工作,如此通过几个晶体管的相互作用,首先使门极下方的 $P_2'N_1'P_1'N_4'$ 辅助晶闸管触发导通,横向扩展的结果,最终使主晶闸管 $P_2N_1P_1N_4$ 触发导通。

④ III_- 触发:如图 3-28d)所示, T_2 、 G 相对 T_1 为负,门极触发电流由 T_1 流向 G ,右边为有效触发电流,它作为晶体管 $N_3P_2N_1$ 的基极驱动电流,使 $N_3P_2N_1$ 晶体管工作,其注入 N_1 基区的集电极电流作为处于正向偏置下的晶闸管 $P_2N_1P_1N_4$ 的触发电流,使主晶闸管 $P_2N_1P_1N_4$ 触发导通。

其中 I_+ 是 P 型门触发, I_- 是结型门触发,而 III_+ 、 III_- 属于远隔门触发。比较起来, I_+ 触发灵敏度最高, I_- 和 III_- 次之, III_+ 触发灵敏度最低。而为了提高 III_+ 触发灵敏度,可能引起换向性能恶化。为此,牺牲 III_+ 触发方式,并不会失去双向晶闸管触发方式灵活的优点,却保证了器件的换向能力。实际上,双向晶闸管控制交流功率时,常用 I_- 和 III_- 触发方式。




图 3-27 门极触发方式




图 3-28 4 种触发方式的基本原理

3. 特性及主要参数

(1) 换向性能

换向性能与逆导晶闸管一样,双向晶闸管在任一通电半周触发导通之后,当端电压极性向相反方向转换时,器件有可能维持不住阻断状态而失去控制,这就是所谓换向失败。

如图 3-29 所示,换向失败的实质是反并联集成在同一硅片上的相邻晶闸管相互作用,相互影响的结果。因此,要提高双向晶闸管的换向能力,从器件设计、制造角度来看,最有效的方法是设置隔离区,减小相互的作用和影响,并降低器件对这部分电流的灵敏度。从电路应用角度考虑,就应当控制换向时的 $(di/dt)_c$ 、 $(du/dt)_c$ 、通态电流的大小、换向瞬间施加阳极电压的大小及工作结温 T_j 等因素。其中特别是换向 $(di/dt)_c$ 、换向 $(du/dt)_c$ 及结温 T_j 的强烈影响。因为每一只双向晶闸管本身都具有一定的承受 $(di/dt)_c$ 或 $(du/dt)_c$ 的能力,如换向时电路上的 $(di/dt)_c$ 或 $(du/dt)_c$ 超过了器件所允许的极限值,就会引起换向失败。下面以感性负载电路应用为例,说明换向失败的原因及电路设计上的改良措施。




图 3-29 TRIAC 换向时电流的流动

如图 3-30a) 所示,在电感性负载的电路,由于电流滞后电压,当电流过零时,有一上升速率很高的 du/dt 施加在器件两端,为了不引起误触发,必须抑制电路上的 du/dt ,如图 3-30b) 所示,通常采用电容 C 与 TRIAC 并联的方法控制 du/dt 。为了消除电容和负载电感的振荡及限制 TRIAC 导通瞬间电容 C 放电所产生的浪涌电流,采用电阻 R 与电容 C 串联是必要的。实际上,若需将电路上的 du/dt 值抑制在 $1 \text{ V}/\mu\text{s}$, 可选用 $C = 0.1 \mu\text{F}$ 、 $R = 10 \sim 100 \Omega$ 的 RC 保护电路。




图 3-30 感性负载的 TRIAC 的电压、电流波形

(2) 额定电流、通态压降

普通晶闸管在半波下使用,其峰值电流是平均值的 π 倍,而双向晶闸管在全波下使用,其

峰值电流是有效值的 $\sqrt{2}$ 倍。通常,双向晶闸管的标称电流是指有效值电流。

双向晶闸管每个半波都有各自的通态压降。由于结构及工艺的原因,其正、反两个通态压降值可能有较大的差别,使用时应尽量选用偏差小的、具有比较对称的正反向通态压降的器件。

(3) 门极特性

双向晶闸管的4种触发方式的灵敏度是不同的。使用时选择灵敏度较高,且不同触发模式下的触发电流偏差不大的器件。此外,像普通晶闸管一样,门极触发电流随温度而变化,温度升高时,触发阈值下降。

(4) 动态特性

1) 电流上升率 di/dt : 双向晶闸管主要不是用于逆变电路,对 di/dt 要求不高。但实际上,仍然存在因 di/dt 损坏双向晶闸管的可能。因此,提高双向晶闸管 di/dt 容量的方法及保护电路和普通晶闸管是一样考虑的。

2) 开通时间 t_{gt} 和关断时间 t_q : 双向晶闸管的触发导通过程需经过多个晶体管的相互作用后才能完成,故载流子渡越时间较长,导致开通延迟时间较长,和普通晶闸管一样,延迟时间与门极触发电流的大小密切相关。

关断时间不是双向晶闸管的必测参数,但关断时间与存储电荷有关。所以,实际上它是反映换向能力强弱的重要参数。

3) 电压上升率 du/dt 和换向能力: $(du/dt)_{\text{静态}}$ 是双向晶闸管的一个重要参数。因它作为开关器件使用时,有可能出现相当高的 du/dt 值。所以 $(du/dt)_{\text{静态}}$ 是一项必测参数。

换向能力是双向晶闸管区别于其他器件的一个特征特性,所以也是一项必测的重要参数。一般表现换向能力强弱的参数用 $(du/dt)_c$ 或 $(di/dt)_c$, 它们之间的关系如图 3-31 所示。因影响换向能力的还有其他因素,故应用时还应了解给出 $(du/dt)_c$ 或 $(di/dt)_c$ 值的其他条件,如结温、负载电流等。




图 3-31 $(du/dt)_c$ 与 $(di/dt)_c$ 的关系

3.2.4 光控晶闸管(LTT)

LTT 是 Light Triggered Thyristor 的简称。它是一种以光信号代替电信号来进行触发导通的特殊触发型晶闸管,它的伏-安特性曲线和普通晶闸管完全一样,只是触发方式不同。而由于它采用光信号触发,避免了主回路对控制回路的干扰,适用于要求信号源与主回路高度绝缘的大功率高压装置,如高压直流输电装置、高压核聚变装置等。

如图 3-32 所示,一个处在正向偏置下的光控晶闸管, j_2 结为反向偏置。当具有一定波长的光通过光照窗口射入其有效面积上时,其中的一部分光子被半导体表面反射回去,大部分光子进入 PNP 结构的内部,并通过光激发产生电子-空穴对,这里假设它们的能量是大于禁带宽度的。于是,在集电结 j_2 势垒区中产生的电子-空穴对瞬间 ($<10^{-9}$ s) 被电场分开,空穴被输送

到 P 基区,而电子被输送到 N 基区,于是,两个基区都分别得到了多数载流子电流。所以,在光路接通的瞬间,在两个基区中都好像由内部提供了基极电流,促使晶闸管导通。




图 3-32 光触发原理

实验发现,光生电流的大小和光的波长有关。对于硅半导体器件,波长 $\lambda > 1.44\mu\text{m}$ 的光在 $T=300\text{K}$ 时是不起作用的,因为它的光子没有足够的能量来激发产生电子-空穴对。而波长很短的光同样也是无效的,因为它的穿透深度太小,产生的电子-空穴对在表面被复合掉了。因此,在 $0.1\mu\text{m} \leq \lambda \leq 1.14\mu\text{m}$ 范围内,光的灵敏度有最大值。

光控晶闸管实际上是指一个光控系统,它包括光源、光的输送和晶闸管,而它们之间存在矛盾,主要表现在触发灵敏度与晶闸管动态特性 di/dt 、 du/dt 及延迟时间 t_d 之间。解决的途径除了从晶闸管本身结构设计考虑,使其既具有低的触发功率又有高的动态特性之外,还应从光源及光的传输着手,提高光源的光功率,减少光传输损耗,即希望有更大的光功率输入到晶闸管内。

作为光控晶闸管的光源,显然应当选用量子效率高的发光材料制作的光源,并要求光源的光功率易于输出;要求光源发射的光接通时间尽可能地短(纳秒级);要求光源可连续输出几毫瓦以上的功率或 $50\text{mW} \sim 100\text{mW}$ 以上的脉冲功率。因此,从效率、高辐照率及传输特性来看,可以认为 GaAs 激光二极管是一种理想光源。

光的传输一般采用光缆(又称光导纤维),其特点是能量损失小,在 $1\mu\text{m} \sim 1.7\mu\text{m}$ 波长范围内损失仅达 1dB/km ;频带宽;直径细及重量轻,18 芯的光缆可比标准同轴电缆轻 100 倍,可节约大量铜材、铝材,且不受腐蚀及电波干扰等。

显然,光控晶闸管的主要特性是相当于晶闸管触发电流 I_{GT} 的光触发有效辐照,由于 LTT 是根据入射光的能量大小而工作的,故光触发灵敏度不是以光的亮度来衡量,而是以能量的大小来规定的,通常采用最小触发光功率 $P_{\min}$ 来表示 LTT 的触发灵敏度。此外,由于触发灵敏度和 LTT 动态特性之间存在矛盾,所以,在给出最小光触发功率的同时,还应给出 LTT 的通态电流临界上升率 di/dt 容量及断态电压临界上升率 du/dt 耐量。目前已制造出 $1500\text{A}/8000\text{V}$ 的光控晶闸管,其光源(LED)的最大输出功率可达 100mW ,光触发灵敏度 $P_{\min} \leq 7\text{mW}$,断态电压上升率 $du/dt \geq 3000\text{V}/\mu\text{s}$ 、通态电流上升率 $di/dt \geq 300\text{A}/\mu\text{s}$ 。

3.3 晶闸管应用基础

3.3.1 晶闸管的串并联应用

单个晶闸管的电压、电流容量是有限的,为了满足大功率应用的需求,必须采用两个或多个晶闸管的串、并联方式。而晶闸管工作在串、并联状态时,由于晶闸管本身特性的偏差(如开通特性、关断特性、门极触发特性、通态特性及阻断特性等)限制了晶闸管的合理使用,严重时甚至造成晶闸管的损坏。为此,必须采取措施,使电流或电压限制在一定的不均匀范围内,以保证晶闸管可靠地工作。

1. 串联应用

通常, n 个器件串联,其耐压应当是单个器件的 n 倍。实际上,由于各器件静特性、动特性存在偏差,实际耐压比理想值要低。为了接近理想状态,必须设置各种分压电路。由于目前晶闸管耐压已经可以做得较高,晶闸管串联技术以下只做定性介绍。

(1) 静态分压

在稳定阻断状态下,电压分配不均。这是由于晶闸管的正、反向阻断电压或其相应的漏电流的偏差所引起的。改善的方法是采用分压电阻与之并联。

(2) 动态分压

1) 开通时间的偏差引起的分压不均:器件开通时,由于各器件延迟时间的分散,迟开通的器件会产生瞬时的电压上升。

2) 反向恢复时间的偏差引起的电压不均:器件关断时,由于晶闸管反向恢复时间的分散,最早关断的器件将会承受串联电路上的全部电压,为防止过电压在器件两端,可并联电容以吸收过电压。同时,为防止晶闸管开通瞬间,通过电容放电的大电流及其所产生的较高的电流上升率 di/dt 对晶闸管的影响,以及电容与线路电感产生振荡而形成的过电压对晶闸管的损坏,在并联电容支路上还需串联限制电阻。

2. 并联应用

通常, n 只并联晶闸管组成的电路,其干路上的电流容量应当是各支路上单只晶闸管容量的 n 倍。实际上,由于晶闸管特性上的偏差,结果不仅达不到理想值,有时甚至会损坏器件,为了使之尽可能地接近理想状态,并使器件安全可靠地工作,电路上必须采取均流及保护措施。

(1) 引起电流不平衡的原因

1) 静态分流不均:在并联电路上,各支路晶闸管完全导通之后,出现电流分担不均的现象。这是由于图 3-33 通态压降的偏差引起电流不均的情况各晶闸管通态压降的偏差所引起的,如图 3-33 所示。




图 3-33 通态压降的偏差引起电流不均的情况

2) 动态分流不均: 在并联支路, 各支路晶闸管开通时间的偏差引起电流分担不均。致使最早导通的晶闸管瞬间有可能承受全部电流或上升速度很高的 di/dt , 如图 3-34 所示。




图 3-34 开通时间的偏差引起电流不均的情况

3) 电路分流不均: 在并联电路上, 由于各并联晶闸管支路配线的长短不一, 布线的不对称都可能引起电阻、电感的差异而导致各支路分流不均。此外, 门极触发信号的差异也可能引起各支路晶闸管开通时间的偏差, 导致分流不均。

(2) 均流方法

选用通态压降、开通时间尽可能一致的晶闸管。采用幅值高、前沿陡直的脉冲信号作为门极强触发信号, 并力求晶闸管在电路上对称配置, 这是器件均流的基本考虑。此外, 在电路上还可采用均流措施。

1) 各晶闸管支路上串联小电阻: 由于大的通态电流流过电阻将产生高的功率损耗, 所以只适合于小功率的情况。

2) 各晶闸管支路上串联电抗器: 由于电感电流不能突变, 可使并联各支路上晶闸管的电流趋于均等, 达到满意的均流效果。但使用电感均流有可能造成过电压现象。这是由于晶闸管处在反向关断过程, 先关断的晶闸管已恢复反向阻断状态, 反向电流突变减小, 电感中产生高的反电动势加在先关断的晶闸管上造成过电压, 设计时应综合考虑。

此外, 在各晶闸管支路串联对回路短路保护用的熔断器, 就可以作为电阻均衡器使用, 对静态电流分配有明显的改善。而串联接入饱和电抗器对改善动态电流分配是有效的。

3.3.2 晶闸管的保护方式

晶闸管的使用电压和允许电压比较接近, 且热时间常数小, 过电流耐量小。使用时除电流电压极限值外, 还有临界断态电压上升率 du/dt 、临界通态电流上升率 di/dt 等极限值的限制。因此, 为了严格遵守晶闸管的特性极限, 对电压而言, 必须抑制瞬时过电压及正向电压上升率; 对电流而言, 必须抑制瞬时过电流及正向电流上升率。

必要保护的因素大致分为 3 类:

- ① 在晶闸管导通、关断过程引起的过电压、过高的 du/dt 及 di/dt 。
- ② 外部因素侵入装置引起的过电压。
- ③ 外部事故、器件异常引起的过电流。

对于可靠性高的装置, 在了解晶闸管本身特性的同时, 充分研究这些必要保护的因素, 并采取适当的保护措施。

1. 在通、断过程的晶闸管保护

(1) 导通现象和保护

1) di/dt 的抑制:晶闸管的导通始于门极附近,随着导通面积逐渐地扩展开来,在晶闸管的阳极-阴极间电压还没有达到稳定的通态电压值的情况下,就有相当大的电流流过,由此产生的开通损耗对器件有破坏的可能。此外,导通初期的电流还包含为抑制 du/dt 与晶闸管并联的 RC 滤波器的放电电流。

产生的 di/dt 根据变流装置的种类,即根据直流斩波器、自激逆变器、其他变流装置的不同及各自回路的构成方法的不同而不同。基本上导通时流入晶闸管的主电流是主电源提供的电流和与晶闸管并联的 RC 滤波器的放电电流的叠加。在整流装置上,由主电源提供的电流的 di/dt 用变压器的电抗抑制。触发前,阳极-阴极间电压最大,导通角 $\alpha=90^\circ$ 是最苛刻的条件。由于在直流斩波器和自激逆变器没有这类控制,往往设置如图 3-35 所示的阳极电抗器 L_A 抑制 di/dt 。而为了抑制与晶闸管并联的 RC 的放电电流,经常采用如图 3-36 所示与快速二极管组合的放电阻止型 RC 滤波器。它能对晶闸管的阳极-阴极间电压进行整流,对电容充电。于是,当晶闸管触发导通时,电容电荷通过二极管放电而受阻。由于是通过放电电阻放电,所以可以减轻晶闸管的 di/dt 负担。

在晶闸管并联运行的情况下,由于各晶闸管触发延迟时间的偏差,RC 滤波器及主回路的电流集中在首先触发导通的晶闸管上。因此对于大容量装置采用图 3-35 所示的方法,在晶闸管的阳极侧接入电抗器(空心或饱和电抗器)抑制电流集中现象。对于迟触发的晶闸管,空心电抗器有缓和电流上升率的作用,而饱和电抗器可以在晶闸管未完全导通前,避免导通电流的集中。并联连接时,同时触发的晶闸管个数愈少,先触发晶闸管的负担愈大,因此同时触发是极重要的。如前所述,门极电流的上升速率愈高或幅值愈大,则晶闸管的延迟时间愈短,且各晶闸管延迟时间的偏差亦减小。通常施加上升速率达 $1\sim 2\text{A}/\mu\text{s}$ 、峰值为 10 倍静态触发电流的门极触发电流为宜。

2) du/dt 及过电压的抑制:晶闸管处在正向阻断状态下,由于上升很快的正向电压可能使器件在转折电压以下就被触发导通。因此,对每一个器件都有 du/dt 的允许极限值,这个允许值随结温的升高而减小。因此,使用时严格遵守 du/dt 的允许值,不仅是为了避免误导通对变流装置的扰乱,而且在并联电路中,伴随着导通的器件将承受上升速率很高的电流而可能损坏器件。为此必须采取保护措施。通常,采用无感电阻并联 RC 滤波器,同时接入阳极电抗器或采用图 3-36 所示的放电阻止型 RC 滤波器的方法。

在三相桥整流电路中,有 RC 滤波器的情况下,当控制超前角 $\gamma=60^\circ$ 时,由于阳极电抗器对流过桥臂的 RC 滤波器电流的 di/dt 的抑制,故 du/dt 变小。而在有放电阻止型 RC 滤波器的情况下,由于触发时没有电流通过各桥臂,故可以不用阳极电抗器,而加在器件两端快速变化的电压一超过电容 C_V 的初始电压,就有经电源线电感向 C_V 充电的电流流过,从而抑制 du/dt 。

在串联电路中,除上述 du/dt 之外,还有因桥臂内晶闸管触发的偏差而引起的过电压或过高的 du/dt 产生,为了使之尽可能地小,可如上所述采用强的门极电流触发,也可考虑并联 RC 滤波器的方法。




图 3-35 RC 滤波器及阳极电抗器的连接




图 3-36 放电阻止型 RC 滤波器

(2) 关断的现象和保护

晶闸管关断过程有可能出现反向尖峰电压及其较高的 du/dt 的现象。这是由于电荷存储效应，晶闸管由导通状态到正向电流过零之后，不会立即恢复阻断，而是继续有反向电流流过，这部分电流直到存储载流子基本消失后才趋于稳定的漏电流值。因此，在反向恢复过程，这部分电流的变化在感性负载电路上将产生很大的感生电压，它和电源电压相加施加在晶闸管两端，产生如图 3-37 所示的尖峰电压。并联 RC 滤波器的本来目的是为了抑制尖峰电压，使晶闸管体内存储载流子消失，瞬间流入电感中的电流移向 RC 滤波器，从而使振荡衰减直至消灭。




图 3-37 关断过程的电流、电压波形

关断时的等效电路如图 3-38 所示。

在串联运行情况下,由于各个晶闸管反向恢复特性的偏差,最早恢复的器件就可能承受过电压。因此,尽可能地使器件特性一致,同时加强 RC 滤波器的作用是必要的。若把饱和电抗器与晶闸管串联,可以抑制电流过零点附近的 di/dt ,使反向恢复电流减小,这样,即使较小的 RC 滤波器也能抑制住尖峰电压。




图 3-38 关断时的等效电路

关断过程,除尖峰电压外,还有在反向电压上升过程产生的反向恢复损耗,如图 3-37 所示,应用时亦需加以限制。

2. 过电压保护

晶闸管的工作电压和允许电压值比较接近。特别是允许外加电压的大小即使在窄脉冲和工频交流电压下,具有不变化的特点。因此,工作电压过低就显得不经济,也是不实用的,而所谓实用的、经济的手段是设置适当的过电压吸收电路进行过电压保护。

(1) 过电压产生的原因

有关晶闸管变流装置换流时引起的过电压已在上面叙述过,在此仅涉及产生过电压的外部原因。

① 变压器投入时产生的浪涌电压:变流装置输入侧有变压器的情况下,当一次侧投入时,一次侧电压通过线圈间电容在二次侧出现静电转移的浪涌电压。且一次和二次的线圈比愈大,浪涌电压与工作电压的倍数愈大。

② 变压器一次侧断路而产生的浪涌电压。

③ 雷击侵入的浪涌电压。

④ 直流回路断路时产生的浪涌电压。

(2) 浪涌吸收器保护

浪涌吸收器可以吸收自变压器一次侧系统电磁转移而侵入的高能量的浪涌电压,同时还能吸收由变压器一次侧断路引起的励磁电流中断时所产生的变压器的磁能。为防止异常电压而设置的浪涌吸收器的构成方式如图 3-39 所示。




图 3-39 交流侧浪涌吸收器的构成

(3) 避雷器保护

避雷器保护可采用常规避雷器或半导体避雷器(如硒整流器、雪崩二极管、TVS 二极管等)。

3. 过电流保护

(1) 晶闸管的允许电流

由于晶闸管的热容量小,过电流耐量低,通常有如下规定值:

- ① 对于时间在 20ms 以上的过电流有过电流特性极限。
- ② 对于时间在 10ms 以下的过电流有 I^2t 极限值。
- ③ 允许浪涌通态电流极限值。
- ④ 高频允许电流。

(2) 过电流产生的原因

1)晶闸管变流装置内部故障引起的过电流:晶闸管失去正、反向阻断能力,引起大电流。在故障晶闸管未恢复之前,可能有过电流的危险。

① 桥臂短路:晶闸管失去反向阻断能力呈短路状态,有可能成为永久性破坏。这是因为结温超过允许值,而电压加得过高引起的。在变流装置作整流运行时,桥臂短路将引起短路电流。作有源逆变时,桥臂短路将引起换流失败,甚至直流短路。

② 误触发:晶闸管在应当维持正向阻断期间进入导通的状态。这是因为过高的正向电压、过高的 du/dt 的施加及门极噪声侵入的结果。在变流装置作整流运行时,误触发将引起过电流。作有源逆变时,误触发将引起换流失败或直流短路。

③ 桥臂开路:晶闸管在应当导通的时刻而没有导通的状态。这是由于门极回路断线、控制装置故障引起门极电流不足或没有门极脉冲等原因引起的。在变流装置作整流运行时,一桥臂全部开路,只有降低平均输出电压,其他桥臂才可能不发生过载电流。而在并联连接情况下晶闸管部分开路时,桥臂内其余晶闸管将产生过电流。作有源逆变时,桥臂内全部开路将引起换流失败并导致直流短路。而桥臂内部分开路时,未开路的晶闸管将承受过电流。

2)晶闸管变流装置外部事故或负载性质所引起的过电流:所谓外部故障即指导体短路、电源丧失、负载的性质或故障、控制装置故障等。

① 短路:在某些变流装置中,由于电动机环火引起变流装置过电流。短路位置和晶闸管过电流的关系根据变流装置的种类和变流回路的构成而不同,故需加以充分研究。例如在整流装置中,整流运行时直流侧短路就有短路电流流过晶闸管,其大小决定于有无设置直流电抗器及短路的位置。而在有源逆变时,即使引起直流短路,由于只是变流装置的直流电源短路,故没有过电流流过晶闸管。但是,在负载侧短路时,随着过电流的通过将导致换流失败。

② 电源丧失:停电或电源线断路引起的过电流。例如在变流装置作整流运行时,虽然没有短路电流产生,但是在感性负载情况下,电源丧失前瞬间,导通的桥臂上将有较长时间的电流流过,导致结温上升。而在作有源逆变时,由于没有换流电源,将换流失败并引起直流短路。

③ 负载的性质:如电动机这样由反电动势确定的负载起动的情况下,或如电灯、电磁管这样由本身加热引起负载阻抗变化的情况下,或在负载侧对电容充电等情况下,容易引起过电流流过。解决的方法是不论何种变流装置,采用软起动(控制电流极限或输出电压缓慢上升)的控制手段。

④ 控制装置不正常:这时,过电流产生的模式视控制装置的故障程度而异,在大多数情况下,可按短路、误触发和开路考虑。

(3) 保护措施

① 控制电流极限:像晶闸管这种热容量小的器件的保护,在过电流产生之后无法处理。因此,必须设法构成不产生过电流的控制回路。对容易产生过电流的反电动势负载或负载阻抗的变化,希望能设置电流控制回路,积极地预防过电流发生。

② 控制换流余度角:若换流余度角不足,不能保证晶闸管的关断时间,则引起换流失败。控制超前角 γ 和余度角 δ 有如下关系:

$$\gamma = \cos^{-1} \left[\cos \delta - \frac{X_T}{100} - \frac{E_{d0}}{E_{d0min}} - \frac{I_{dmax}}{I_{dT}} \right] \quad (3-24)$$

式中, I_{dT} 为变压器额定的直流电流平均值; I_{dmax} 为换流前的最大电流; E_{d0} 相当于变压器额定的直流无负载无控制电压; X_T 为变压器电抗(百分); E_{d0min} 为交流侧电压合理下降时,直流无负载无控制电压。

可见,控制超前角的范围决定于换流时电流的大小、电源电压、频率、电抗,所以,保证余度角在允许值以上,由此决定控制角,就可防止换流失败。

③ 门极脉冲移位或门极断开。

④ 采用熔断器或断路器。

参考文献

- 1 贝尔. 电子器件基础. 李远镜, 宋振华译. 北京: 科学出版社, 1982
- 2 桥本健. 可控硅整流器应用技巧. 应诗文译. 上海: 上海科学技术文献出版社, 1986
- 3 格尔拉赫. 晶闸管. 卞抗译. 北京: 机械工业出版社, 1984
- 4 张为佐. 新型电力半导体器件原理与应用. 北京: 机械工业出版社, 1982

思考题

- 1 晶闸管为什么能做高压大电流电能变换器件? 在变流应用时, 晶闸管主要有什么缺点?
- 2 普通晶闸管有哪儿种触发导通方式? 有哪儿种关断方式?
- 3 什么是晶闸管的双晶体管等效电路模型? 可得出什么结论? 表明什么物理意义?
- 4 掌握理解晶闸管门极触发特性(伏-安特性图)的各区域含义。
- 5 叙述晶闸管的 di/dt 耐量的物理意义及其与晶闸管结构、门极触发与负载性质的关系。
- 6 晶闸管的 du/dt 耐量的物理意义是什么? 超过此耐量, 有什么后果? 如何在器件结构和外电路上提高 du/dt 耐量?
- 7 什么是快速(高频)晶闸管? 有何特点?
- 8 为什么逆导晶闸管容易做高压大电流快速(高频)晶闸管?
- 9 理解掌握 TRIAC 的 4 种门极触发方式及其基本原理。
- 10 晶闸管并联时, 有几种引起电流不平衡的原因? 如何抑制改善?

第 4 章 自关断双极器件

普通晶闸管及其派生器件虽有可控之名,但其实质只是开通过程可控、而关断过程并不可控。在不能通过阳极电流的充分降低来实现关断的情况下,这些器件只能靠外部电源的强迫换流来关断。由于换流线路往往庞大而复杂,且性能不高,因而普通晶闸管类型的半控型电力电子器件难以满足高性能交流变频技术及其他电力电子技术新领域的需要。在此背景下,通断双可控的自关断器件应运而生。自关断器件包括 GTR(电力晶体管)和 GTO(门极可关断晶闸管)等双极器件,功率 MOSFET 和 SIT(静电感应晶体管)等单极器件,以及 IGBT(绝缘栅双极晶体管)和 MCT(MOS 控制的晶闸管)等单-双极复合型器件。有人把没有自关断能力的半控型器件称为第一代电力电子器件,把具有自关断能力的全控型器件称为第二代电力电子器件。这不仅因为它们在关断能力上有单控双控之分,还因为它们在结构设计和加工工艺上有隔代的差别。自关断器件无一不是由大量微小器件单元集合而成的集成器件,其性能的优越性在很大程度上得益于微电子技术,而普通晶闸管类型的半控型器件基本上都是单胞器件。

自关断器件最突出的特点是工作频率很高。在自关断器件中,单极器件比双极器件的工作频率更高,但功率容量较低,单-双极复合型器件集二者之所长,有可能达到最大的频率-功率乘积指标。图 4-1 是几种电力电子器件的频率-功率额定值范围图,虚线所代表的器件尚在发展之中,扩大的可能性是毋庸置疑的,最新器件发展情况请参考本书封底三维立体彩图。




图 4-1 电力电子器件的频率-功率额定值范围

电力电子器件的开通和关断,有用电流控制的,也有用电压控制的。GTR 和 GTO 是用电流控制的自关断器件,虽然一个属晶体管类型,一个属晶闸管类型,但仍有很多共同之处,因而合并于本章讨论。其他自关断器件属于电压控制型,将于第 5 章中讨论。我们把 GTR 和 GTO 归并于一类,不仅是因为它们都属于电流控制型双极器件,还因为它们在交流传动的应用中性能相近,可以在功率上互为补充。在 PWM 变频调速技术中,GTR 应用于中小功率装置,GTO 应用于中大功率装置,从而在全功率范围取代性能较次的普通晶闸管。晶闸管、GTR 和 GTO 这 3 种电力电子器件在交流调速应用中的主要性能及特点如表 4-1 所示。表中的各项相对性能指标皆以晶闸管为比较基准。

表 4-1 用于交流传动的 3 种双极型电力电子器件的性能及特征比较

	普通晶闸管	GTR	GTO
关断时间	10~50 μ s	1 μ s	5~25 μ s
开通时间	15~50 μ s	10 μ s	10 μ s
通态维持方式	自锁	基极电流	自锁
换流方式	强迫换流	自关断或基极加负偏压	自关断
di/dt 耐量	需要	不需要	需要
断态 du/dt	需要	不需要	不需要
关断过程 du/dt	不需要	不需要	需要
工作频率	10kHz	20kHz	15kHz
相对开关损耗	1	1.3	1.4
相对功耗	1	0.6	0.7
整机体积比	1	0.9	0.7
音频噪声	83dB	72dB	72dB
效率	87.6%	92.1%	91.7%
缓冲元件数	18	30	30
配用器件数	18	12	12

4.1 巨型双极晶体管(GTR)

晶体管按集电极最大允许耗散功率 P_{CM} 的大小分为小功率管和大功率管,我国和日本都以 $P_{CM} = 1W$ 作为功率大小的分界。对于大功率晶体管中的 GTR 的划分虽无明确规定,但习惯上常指通态电流在数十安培以上、 P_{CM} 可达数百瓦者。GTR 原本是 Giant Transistor 一词的缩写,因而亦被称作巨型晶体管,最初流行于日本。日本人喜欢称大功率双极晶体管为 GTR,欧美人喜欢称其为达林顿双极功率晶体管(以发明双极晶体管达林顿接线者命名 GTR)。在我国,由于应用日本器件较多,GTR 这个叫法比较流行,也有人称其为电力晶体管或功率晶体管(来源于 Power Transistor),但此叫法不流行。

在大多数有关电力电子技术的专著和教科书中,人们并未刻意将 GTR 从大功率晶体管中突出或分离出来。从工作原理和基本特性方面看,GTR 同其他大功率晶体管之间并无多少本质上的差别。但在大功率晶体管和小功率晶体管之间,由于在工作特性的侧重面和参数的分布范围方面距离较大,从器件结构到载流子运动的物理过程都有较大差别,尽管基本原理都是一样的。对于小功率的普通晶体管,人们注重的特性参数是电流放大系数、线性度、频率响应、

噪声和温漂等；而对功率晶体管，特别是对用做电力开关的 GTR，最重要的参数是击穿电压和集电极最大允耗功率。为了承受高压大电流，功率晶体管不仅尺寸要随着容量的增加而放大，其内部结构乃至外形也要有相应的变化，以适应高压大电流效应对器件物理过程的影响。了解功率晶体管中与高压大电流有关的物理过程以及器件结构和参数的相应改变，对于功率晶体管的使用者来说绝非多余。单就 GTR 的二次击穿来说，没有对热电反馈效应和 GTR 工作过程、工作特性的深刻了解，保护电路的设计就很可能是盲目而缺乏针对性的。本节即主要针对功率晶体管中的高压大电流效应，讨论 GTR 工作过程和工作特性中的一些特殊问题。由于 GTR 在电力电子技术中主要用于电力开关，对它的开关特性也作为一个重点问题来进行讨论。由热电正反馈引起的二次击穿是一切双极型功率器件普遍存在的问题，但在 GTR 中比较典型。在这里当做重点讨论。

4.1.1 GTR 的结构

GTR 采用 NPN 型基本结构，且为垂直导电型器件，即发射极只与基极共面而不与集电极共面，以利于提高集电极电流密度。除了在模块或组件中使用的电流额定值较低的 GTR 芯片之外，电力电子技术中常用的分立 GTR 多采用完整的圆形硅片做芯片，并且跟大功率晶闸管一样用钼或钨做基片，采用压接式封装。因此从外观上看，GTR 常常同晶闸管并无太大差别，而同普通大功率晶体管差别较大。

一个 GTR 芯片包含有大量的并联晶体管单元，如图 4-2a) 所示。这些晶体管单元共用一个大面积集电极，而发射极和基极则被化整为零。按照一般人的想像，GTR 也许应该像大功率晶闸管那样保持着一个单元就是一个器件的完整性才有利于电流容量的提高。化整为零不会损失器件的有效载流面积、使电流密度变大吗？对于这个问题，需要从大功率晶体管在大电流工作条件下的一种特殊现象——发射极电流聚边现象来寻找答案。




图 4-2 GTR 的基本结构示意图(图 a)和说明发射极电流聚边现象的示意图(图 b)

所谓发射极电流聚边现象，是指大功率晶体管的正向基极电流在基区横向电阻 r_b 上产生压降使得发射结上的正向偏置电压不能沿横向均匀分布，发射极条中部偏压最低，边沿附近偏压最高。这样，发射极电流即相应地集中在边沿附近。如果发射极较宽，则发射区下面的基区横向电阻就较大，聚边现象就比较严重。有效解决这个问题的方法，只有尽可能缩小发射区的

宽度;但为了使发射区有足够大的结面积,就得尽可能增加其长度。因此,大功率晶体管的基极和发射极常常做成梳状,且相互交错排列。图 4-2 表示垂直于电极条的剖面。

发射极电流聚边的严重后果是使器件的功率耗散比较集中,从而在器件中形成热点,有可能导致器件的损坏。

无论是 GTR 模块还是分立器件,一个并联单元仅含一个晶体管的简单结构形式实际上已不大采用。原因非常简单,因为大功率晶体管的单管电流放大系数很小。大功率晶体管的电流放大系数小是一种大注入效应的结果,即发射极注入效率随着注入量的增大而下降的结果。参照第 2 章中的式(2-5),一个 NPN 晶体管的发射极注入效率 γ 可以写成:

$$\gamma = \frac{1}{1 + I_{Ep}/I_{En}} \quad (4-1)$$

式中, I_{Ep} 和 I_{En} 分别表示发射极电流的空穴分量和电子分量,其值分别与基区方块电阻 $R_{\square b}$ 和发射区方块电阻 $R_{\square e}$ 成反比,即式(4-1)亦可写成:

$$\gamma = \frac{1}{1 + R_{\square e}/R_{\square b}} \quad (4-2)$$

方块电阻是一专门反映导电薄层的导电能力的物理量,定义为薄层电阻率 $\rho = (qn\mu)^{-1}$ 与薄层厚度 t 之比。在晶体管的导通状态,特别是在发射极电流较大的人注入状态,基区薄层电阻 $R_{\square b}$ 由于注入少子的密度接近或超过其中的平衡多子密度而明显下降。而发射区因为平衡多子密度本来就高,在工作状态中没有什么变化。于是从式(4-2)看出晶体管的发射极注入效率将随着注入量的增加而下降。GTR 一般都是大电流器件, γ 值的下降十分明显,因而放大系数很小,一般只有 10 左右。为了克服这个弱点, GTR 通常采用至少由两个晶体管按达林顿接法组成的单元结构。最简单的达林顿晶体管接法如图 4-3a)所示,这是一个用晶体管 VT₁ 的发射极直接与晶体管 VT₂ 的基极相接构成的直接耦合放大电路。其电流放大系数为 VT₁ 和 VT₂ 两管放大系数之积,从而有效地克服了大注入条件下放大系数不大的问题。达林顿晶体管的输入阻抗是 VT₂ 输入阻抗的 β_1 倍,因而还克服了单管 GTR 输入阻抗不高的缺点。集成电路工艺为 GTR 采用达林顿结构提供了极大的方便,不管是几级达林顿,都能直接利用光刻布线来实现器件之间的连接,具有最短的引线距离。图 4-3b)是一个两级达林顿 GTR 的单元剖面图,左边的晶体管为 VT₁,右边的晶体管为 VT₂。右边的发射极向右延伸与 P 区搭上一块,这就形成了一个续流二极管(FWD)。图 4-3b)所示结构的等效电路如图 4-3c)所示。其中分流电阻 R_1 和 R_2 分别代表 VT₁ 和 VT₂ 的基区电阻。




图 4-3 晶体管的达林顿接法(图 a)与一个两级达林顿 GTR 样品的单元剖面图(图 b)及其等效电路(图 c)

4.1.2 GTR 的工作特性

GTR 的工作原理同小功率晶体管没有什么差别,在第 3 章中已讨论过,不再赘述。这里仅就晶体管在高压大电流条件下的静态特性和开关特性进行讨论。

1. 静态特性

GTR 作为电力开关使用时有两种稳定的工作状态,即断态和通态,但其共发射极接法的输出特性表明它有 3 个特征鲜明的稳定工作区。如图 4-4 所示,这 3 个特征区分别是饱和区、放大区和截止区。需要注意的是,这里的饱和区与 MOSFET 输出特性曲线的饱和区不同,与其线性区相似(见图 2-24)。饱和一词在这里的含义是指晶体管的发射极-集电极间等效电阻最小且不随基极电流改变。这时,集电结同发射结一样处于正偏状态,结压降 U_{BC} 很小且与发射结的压降 U_{BE} 近似相等,因而集电极-发射极间电压 $U_{CE} = U_{BE} - U_{BC} \approx 0$,大电流可以从 GTR 通过。在截止区,集电结同发射结都处于反偏状态,或集电结处于反偏状态,发射结偏压为零。不管在何种状态下,发射区都不能向基区注入少数载流子,不能形成工作电流 I_C ,只有漏电流存在。显然,GTR 作为电力开关使用时,其通态工作点必须在饱和区,断态工作点必须在截止区。仅当其作为放大器使用时才能将工作点置于放大区。GTR 能作为放大器使用,正得益于它在放大工作区的输出电流 I_C 可随基极电流改变的特性。晶体管处于放大区时,其发射结和集电结分别处于正偏状态和反偏状态。




图 4-4 一个 GTR 共发射极输出特性

晶体管工作于饱和区时的极间电压叫饱和压降。集电极-发射极间饱和压降 U_{CES} 与基极-发射极饱和压降 U_{BES} 之间应有如下关系:

$$U_{CES} \leq U_{BES} \quad (4-3)$$

上式取等号时意味着集电结电压 $U_{BC} = 0$, 这时的工作状态叫临界饱和状态。 U_{BC} 从负值增加到零, 也即晶体管从放大状态转入临界饱和状态, 是基极电流升高的结果。随着基极电流的进一步升高, 集电结转入正偏状态, 式(4-3)取小于号, 相应的工作状态叫深饱和状态。显然, 深饱和

状态下的 U_{CES} 最小,是理想的导通状态。但是,深饱和状态比临界饱和状态在基区有更多的少数载流子贮存,关断时需要更长的转换时间。因此,在决定通态的饱和“深度”时,应做全面考虑。

除饱和压降外,GTR 的另一个重要的静态特性参数是电流放大系数 β 。按照 $\beta = I_C/I_B$ 的定义可知,达到恰当饱和“深度”的基极驱动电流的大小要靠 β 确定。但是,图 4-4 所示的输出特性曲线表明, β 只在放大区才基本上保持为常值。在放大区与饱和区之间的过渡区,由于固定 I_B 下的 I_C 随着工作状态从放大区向饱和区的过渡而下降,因而 β 逐渐缩小,在深饱和状态缩小至最低限。

图 4-5 是一个典型高耐压 GTR 在不同壳温和不同通态电压 U_{CE} 下的 β 随 I_C 改变的曲线。从这些曲线可以分析归纳出 GTR 在 β 方面的如下重要特性:

① 在相同温度下, β 随着 U_{CE} 的上升而增大。 U_{CE} 升高即集电结的反偏压升高,集电结空间电荷区在基区随之扩展,导致有效基区宽度缩小。由于基区传输因子随着基区的变窄而增大,而共基极电流放大系数 α 与基区传输因子成正比,因此,按第 2 章中的式(2-8),共发射极电流放大系数 β 必随 U_{CE} 的上升而增大。




图 4-5 GTR 的 β 与 I_C 的关系

② 在 U_{CE} 不变时, β 在 I_C 较低时随着温度的升高而增大,在 I_C 较高时随着温度的升高而下降。大电流下的这种温度负反馈特性对 GTR 的并联使用是有利的。当电流分配不均时,分流较大的管子即会因为较高温升引起的 β 值下降而使 I_C 降低,从而得到一定的均流效果。

③ 在 U_{CE} 和温度都保持不变时, β 在 I_C 较小的区域随着 I_C 的上升而增大,在 I_C 较大的区域随着 I_C 的上升而减小。 β 在 I_C 较大时下降是晶体中大注入效应的一种集中表现。本来,由于注入比 γ 会随着空间电荷区复合电流在发射极电流 I_E 中所占比例的缩小而增大,因而 β 随着 I_C 的上升而增大应是意料之中的事情。但是,在大电流下发生的 I_E 聚边和基区展宽等效应将使 γ 严重减小,因而 β 随着 I_C 的增大而迅速下降,高温下的下降幅度较大。

④ 集电极与发射极反接时 β 极小。虽然晶体管的集电区和发射区都是 N 区或 P 区,但二者掺杂浓度不同。只当发射区重掺杂,集电区轻掺杂时才能获得较大的电流增益。GTR 的发射区掺杂浓度通常要比集电区高 5~6 个数量级,因而集电极与发射极不能互换。

2. 开关特性

GTR 作为电力开关使用时一般采用共发射极接法。当基极输入为负脉冲或零电平时,其发射结为反偏结或零偏结,基极电流为零,集电极电流 I_{C0} 很小。这时,GTR 处于截止状态,即

断态。当基极输入为正脉冲或正电平时,发射结转入正偏状态,基极电流 I_B 随之迅速上升至幅值 I_{BF} ,引起集电极电流 I_C 的上升。 I_C 达到其幅值 I_{CS} 时,GTR 即被驱动到饱和和工作区,此即开态。图 4-6 是一个共基极 GTR 在方波驱动脉冲(图 a)作用下的基极电流脉冲波形(图 b)和集电极电流脉冲波形(图 c)。由于集电极输出电压的波形与负载电路的性质有关,因而这里不用电压波形来描述 GTR 的开关特性。




图 4-6 在方波驱动脉冲(图 a)的作用下,GTR 的基极电流波形(图 b)及其相应的集电极电流输出波形和各个开关时间常数的定义(图 c)

参照图 4-6,GTR 的开通过程虽然是从基极加上正脉冲信号开始到集电极电流 i_C 达到幅值 I_{CS} 时止,但是开通时间 t_{on} 指的是从 $i_B = 0.1I_{BF}$ 到 $i_C = 0.9I_{CS}$ 之间的一段时间。这段时间由延迟时间 t_d 和上升时间 t_r 两部分组成。在 t_d 时间内,尽管 i_B 已达到稳定幅值 I_{BF} ,但 GTR 仍基本处于截止状态,基极电流主要在对发射结扩散电容 C_{de} 充电,因而提高 I_{BF} 或提高 i_B 的上升率 di_B/dt ,都可使 t_d 有效地缩短。

$$t_d \propto C_{de}/I_{BF} \quad (4-4)$$

虽然延迟过程结束时的发射结已转入正偏状态,但正向电压尚未升到硅 PN 结偏移电压(约 0.7V)的高度,因而 i_C 较小,大约只有 $0.1I_{CS}$ 。随着发射结偏压的上升,注入到基区的电子逐渐增多,其浓度梯度逐渐增大, i_C 才不断上升直至 I_{CS} 。在 i_C 上升的同时,负载电阻 R_L 上的压降也相应增大。集电结上的反偏压因而逐渐减小,到上升过程结束时降到 0V 左右。这时,GTR 进入临界饱和状态。可见上升过程就是 GTR 从放大区边沿转变到饱和区边沿的过程, I_{CS} 就是 GTR 的集电极饱和电流。上升时间 t_r 可由

$$t_r = \tau_{nb} \ln \frac{\beta I_{BF}}{\beta I_{BF} - 0.9 I_{CS}} \quad (4-5)$$

近似求出。式中, τ_{nb} 是基区的少数载流子寿命, $\beta I_{BF} > I_{CS}$ 是开关晶体管进入饱和区的前提条件。

GTR 的关断过程是从饱和状态转入截止状态的过程。该过程从基极电压反向,正向基极电流 I_{BF} 迅速被反向基极电流 I_{BR} 取代开始,直到集电极电流下降至零时结束。但是,关断时间指的是从 i_B 下降到 $0.9I_{BF}$ 时起到 i_C 下降到 $0.1I_{CS}$ 时止的一段时间。这段时间也分成两部分。第

一部分从 $i_B = 0.9I_{BF}$ 起到 $i_C = 0.9I_{CS}$ 止, 叫做存储时间, 记为 t_s , 第二部分从 $i_C = 0.9I_{CS}$ 起到 $i_C = 0.1I_{CS}$ 止, 叫做下降时间, 记为 t_f , 如图 4-6 所示。

在图 4-6 中可以看到, 虽然基极电压和电流都已反向, 但 i_C 在 t_s 期间并未明显下降。反向基极电流 I_{BR} 和正向集电极饱和电流 I_{CS} 在此期间起着清除集电区与基区中的超量存储载流子的作用, 为 GTR 从饱和区向截止区过渡创造条件。

在 GTR 导通之后, 由于 $I_{BF} > I_{CS}/\beta$ 集电结处于正偏状态, 因而集电区要向基区注入额外电子。基区为了保持电中性, 必须有超量的空穴积累, 这就是因为 $I_{BF} > I_{CS}/\beta$ 而多补充给基区的那部分电荷。与此同时, 基区也通过正偏集电结向集电区注入额外空穴, 在集电区也引起空穴的超量积累。空穴在基区和集电区的超量积累是 GTR 进入饱和状态的一个标志。超量积累的空穴越多, 其饱和程度越深。当基极电流反向之后, 存储于基区的超量空穴即由反向基极电流 I_{BR} 引出。与此同时, 存储于集电区的超量空穴随正向集电极饱和电流 I_{CS} 流出。在这些电荷被基本清除之前, i_C 将维持在 I_{CS} 不变。因此, 存储时间 t_s 取决于超量空穴的多少和消失的快慢。就一般情况而言, β 越大, t_s 越长。对于集电区宽度一般都大于空穴扩散长度的 GTR, 其存储时间可近似用

$$t_s = \tau_{pc} \frac{I_{BF} - I_{CS}/\beta}{I_{BR} - (I_{BF} + I_{CS}/\beta)/2} \quad (4-6)$$

表示。式中, τ_{pc} 是集电区的空穴寿命。如果 GTR 未进入饱和区, 则 t_s 将因为 $I_{BF} = I_{CS}/\beta$ 而为零。

在超量存储的空穴消失时, GTR 从深饱和态回到临界饱和态。随着基极反向电流继续从基区抽取空穴以及基区中额外载流子复合过程的继续进行, 集电极电流开始显著下降。随着 i_C 的下降, 负载电阻 R_L 上的电压减小, 集电结转入反偏状态, GTR 进入放大区。理想开关特性要求 GTR 一进入放大区就能使发射结阻断。下降时间 t_f 与上升时间 t_r 的表达式有些相似, 即:

$$t_f = \tau_{nb} \ln \frac{I_{CS} - \beta I_{BR}}{0.1I_{CS} - \beta I_{BR}} \quad (4-7)$$

该式表明, 在集电结阻断之后立即增大反向基极电流可使 t_f 缩短。

在开关电路中, GTR 在通断两态间转换时经过放大区的过渡时间必须尽可能短, 更不能把工作点设在放大区, 否则功耗很大。功耗最小的工作状态是在深饱和区。但是, GTR 深饱和态向截止区过渡所需要的时间要比从临界饱和态向截止区过渡所需要的时间长得多, 因为存储时间 t_s 一般在这 4 个开关时间常数中是最长的一个。因此, 为了缩短开关时间, 常常把正向基极电流 I_{BF} 控制在略大于 I_{CS}/β 的条件下。

3. 特性参数表

作为对本小节的一个概括, 表 4-2 列举了两种典型 GTR 产品的主要特性参数。这些产品的基本结构都是如图 4-3 所示的达林顿型。

表 4-2 两种典型 GTR 产品的特性参数

参 数 名 称	符号(单位)	WW2SD648(东芝)		MJ10048 (MOTOROLA)	
		数 值	测 试 条 件	数 值	测 试 条 件
集电极-基极反向击穿电压	$BU_{CBO}(V)$	—	—	300	—
集电极-发射极反向击穿电压	$BU_{CEO}(V)$	300	$I_B=0$	250	$I_B=0$
发射极-基极反向击穿电压	$BU_{EBO}(V)$	—	—	8	$I_C=0$
集电极峰值电流	$I_{CM}(A)$	400	—	100	—
集电极最大允许功率	$P_{CM}(W)$	2500	—	250	—
共射极直流放大系数	β	≥ 100	$I_C=400A, U_{CE}=5V$	≥ 75	$I_C=100A, U_{CE}=5V$
集电极-发射极饱和电压	$U_{CES}(V)$	≤ 2	$I_C=400A, I_B=8A$	≤ 2.0	$I_C=100A, I_B=2.75A$
基极-发射极饱和电压	$U_{BES}(V)$	≤ 2.5	$I_C=400A, I_B=8A$	≤ 3.0	$I_C=100A, I_B=2.75A$
开通时间	$t_{on}(\mu s)$	1	—	≤ 4.25	$I_C=100A$ $I_B=2.75A$ $U_{CC}=250V$ $R_L=10\Omega$ 占空比 $\leq 2.0\%$
存储时间	$t_s(\mu s)$	8		≤ 20	
下降时间	$t_f(\mu s)$	2		≤ 8	
结到壳热阻	$R_{\theta jc}(^{\circ}C/W)$	—	—	0.5	—

4.1.3 GTR 的击穿特性与安全工作区

电压承受能力是电力电子器件的重要工作特性之一。GTR 在其开关应用中的电压承受能力主要由它的集电结击穿特性决定,但是发射结在各种偏置状态下对集电结击穿特性的影响也具有举足轻重的作用。这里所说的击穿是指 PN 结的雪崩击穿,亦称一次击穿。一次击穿具有器件端电压无明显跌落且特性可恢复的特点。GTR 中还有一种在电流骤然上升的同时伴随着电压的突然跌落的破坏性击穿,称为二次击穿。虽然二次击穿并非 GTR 所特有,但在 GTR 的问题中比较突出,它使 GTR 的安全工作区大为缩小。

1. GTR 的一次击穿

GTR 的一次击穿是指反偏集电结的空间电荷区发生载流子雪崩倍增时 I_C 骤然上升的现象。

在共基极接法中,发射极开路时的一次击穿是孤立集电结的雪崩击穿,集电结空间电荷区中的载流子雪崩倍增效应不受发射结少数载流子注入的影响,相应的击穿电压是 GTR 的最高击穿电压。由于 GTR 的集电区掺杂浓度最低,集电结的空间电荷区主要在集电区中展开,因而 GTR 的最高一次击穿电压,即共基极雪崩击穿电压 U_B ,主要由集电区的掺杂浓度 N_C 决定,且随着 N_C 的降低而升高。当 N_C 以 m^{-3} 做单位时

$$U_B = 1.69 \times 10^{18} N_C^{-3/4}$$

(4-8)

在器件生产单位提供的极限参数表中的相应参数 BU_{CBO} 事实上只是 I_{CEO} 达到规定值时的 U_{CBO} ,其值略低于 U_B 。

在共发射极接法中,基极开路时的一次击穿虽然也是集电结的雪崩击穿,但是正偏发射结

的少数载流子注入将使击穿电压有一些降低。当集电结空间电荷区中开始出现载流子的雪崩电离时,电离产生的空穴被空间电荷区中的强电场扫入基区,从而提高了基区的电位,使发射结处于正偏状态,向基区注入电子。这些电子被集电极-发射极电压 U_{CEO} 驱入集电结空间电荷区后,将使载流子的雪崩倍增效应加剧。在这种过程中,虽然基极开路 $I_{\text{B}}=0$,但空间电荷区中电离产生的空穴由结电场扫入基区同样起 I_{B} 的作用,且此时的 I_{C} 已是低电压下 I_{C} 的 M 倍。这里, M 是载流子雪崩倍增过程中的倍增因子。于是,集电结雪崩击穿时共射极电流放大系数:

$$\beta = \frac{\alpha M}{1 - \alpha M} \quad (4-9)$$

式中, α 是低电压下的共基极电流放大系数。倍增因子 M 的大小取决于集电结偏压 U_{CB} 向共基极雪崩击穿电压 U_{B} 逼近的程度,由经验公式

$$M = \frac{1}{1 - (U_{\text{CB}}/U_{\text{B}})^m} \quad (4-10)$$

决定。式中,经验常数 m 一般在 $2 \sim 4$ 之间,通常取 4。击穿时 $\beta \rightarrow \infty$,即 $\alpha M = 1$ 。设此时的 $U_{\text{CB}} \approx U_{\text{CEO}} = U_{\text{A}}$,按式(4-10)可知基极开路时的一次击穿电压 U_{A} 与发射极开路时的一次击穿电压 U_{B} 之间有如下关系:

$$U_{\text{A}} = U_{\text{B}}(1 - \alpha)^{1/m} \quad (4-11)$$

极限参数表中的 BU_{CEO} 也要比 U_{A} 低,而非真实的击穿电压 U_{A} 。由式(4-11)可以看出,晶体管的电流增益越高,集电极-发射极间承受电压的能力越低。

以上分析表明,一次击穿电压 U_{A} 和 U_{B} 是由 GTR 的内部结构和物理过程决定的,属于固有特性。不过,发射结注入对集电结反向耐压能力的削弱可以通过外电路的作用得到一定控制,即若通过基极把来自空间电荷区的空穴引出基区或向基区引入电子将这些空穴中和掉,则发射结的正偏压就会因基区空穴密度的减小而下降,注入量减小,集电结的雪崩击穿电压即会有所恢复。把基极开路改成在基极与发射极间接一分流电阻 R_{B} 即是为此目的,这时的击穿电压为 BU_{CER} 。将基极与发射极短路,产生的分流效果会更大,相应的击穿电压用 BU_{CES} 来表示。若在基极与发射极间加反向电压,使发射结反偏,则其效果会更好,因为反偏状态很接近于基极开路的状态。这时的击穿电压 BU_{CEX} 会接近于 BU_{CBO} 。上述各个一次击穿电压的大小关系如图 4-7 所示。

从图 4-7 可以看到一次击穿的一个明显特点,就是击穿发生时虽然 I_{C} 急剧增大,但是电压并不突然跌落。带基极电路时电压的不同程度下降是外电路造成的,并非器件的固有特性。

2. GTR 的二次击穿

GTR 一次击穿之后,只要 I_{C} 不超过与最大允许功耗匹配的限度,它一般不会损坏,工作特性也不会有什么变化。但是在实际应用中常常发现一次击穿发生时若不有效限制电流, I_{C} 会突然急剧上升,同时伴随着电压的陡然下降,如图 4-7 中虚线所示,这就是二次击穿。二次击穿常常立即导致器件的永久性损坏,或虽未损坏但工作特性已明显衰变,再经数次类似过程之后必永久损坏。




图 4-7 NPN 晶体管的集电极-发射极击穿特性及各种击穿电压的大小关系

实际应用中发现,二次击穿现象并不是总在一次击穿发生之后才会发生,也常常会直接发生。这种击穿现象并不是只在截止状态下才会出现,而是在各种工作状态下都有可能出现。图 4-8 是功率晶体管在发射结正偏(放大状态)、反偏和基极开路(截止状态)3 种典型情况下的二次击穿特性曲线。在这些曲线中,电压突然跌落的点被称为二次击穿临界点,实验结果表明,一个功率晶体管在不同工作状态(包括 I_B 不同的各个放大状态)下的二次击穿临界点组成一条平滑曲线,称此曲线为二次击穿临界线。触发点对应的电流和电压分别叫二次击穿电流和二次击穿电压,分别用 I_{SB} 和 U_{SB} 表示。二者之积叫二次击穿功率。用 P_{SB} 表示。器件的工作状态停留在二次击穿触发点的时间 τ_d 被称为二次击穿的延迟时间。二次击穿耐量 E_{SB} ,或称二次击穿触发能,则依此定义为:

$$E_{SB} = I_{SB}U_{BR}\tau_d = P_{SB}\tau_d \quad (4-12)$$

同一晶体管在不同工作状态下的二次击穿延迟时间差别很大,分布在从 ns 到 ms 的范围内,因而有不同工作状态下的抗二次击穿能力很不相同。




图 4-8 3 种不同工作状态下的二次击穿曲线

功率晶体管二次击穿时的整体温度并非明显升高,与热击穿不是同一回事。但是解剖二次击穿以后的器件,常可在芯片中发现范围很小的局部熔化痕迹。这表明二次击穿确与过热有关。可对二次击穿现象做出满意解释的热电反馈理论认为:二次击穿与电流在器件中的不均匀分布及其随着温度的升高而增大的正温度系数特性有关。对 GTR 而言,由于一个器件是由大量的并联单元(子晶体管)组成的,因此,当某种不均匀因素(例如器件参数的不均匀或材料中缺陷与杂质分布的不均匀等)引起子晶体管间分流不均时,电流密度较高者即因有较高的功耗而达到较高的温度,因为:

$$\Delta T_i = UR_{\theta j-c} \Delta I_i \quad (4-13)$$

式中, ΔI_i 和 ΔT_i 分别是第 i 个子晶体管的电流增量及因此而得到的温升。由于晶体管的基极电流和电流放大系数都具有正温度系数,于是该子晶体管的电流将进一步增大,并因此而形成正的热电循环。若器件是恒流驱动,则第 i 个子晶体管的分流比将越来越大,直至为 1;若器件是恒压驱动,则第 i 个子晶体管的电流将无限上升、直至无穷大。不过,由于任何器件在任何工作状态下的二次击穿耐量都很有限,第 i 个子晶体管的电流不一定能上升到等于总电流或无穷大的水平,一旦

$$\int_0^{\tau_d} i_G(t) U_G dt = E_{SE} \quad (4-14)$$

二次击穿即立刻发生。式中, $i_G(t)$ 和 $U_G(t)$ 分别表示第 i 个子晶体管在热电反馈期间,也即二次击穿延迟时间 τ_d 内的随时间变化的电流和电压, E_{SE} 即为其二次击穿触发能。

在描述二次击穿机理的多种理论中,雪崩注入理论也比较成功。应用这种理论研究带感性负载的开关电路中的 GTR 二次击穿问题比较合适。前已指出,在 GTR 关断的时候,首先要靠反向基极电流 I_{BR} 清除基区中的超量存储电荷。这个反向电流从基区中心分头流向基极,在发射结下产生横向电压降,形成中间电位高两头电位低的电位分布,从而使发射结的两头首先从正偏转入反偏,中心仍保持正偏状态。这与正向基极电流产生的效果正好相反,因而发射极电流聚集在发射结中部通过,如图 4-9 所示。这种效应叫发射极电流夹紧效应。




图 4-9 发射极电流夹紧效应示意图

在感性负载的开关电路中,由于流过电感 L 的电流不能突变,因而在关断过程的存储时间内发射区中心的电流密度 J_E 因夹紧效应而变得很高,夹紧的发射极电流进入基区后不会立即散开,也即集电极电流在基区中心的密度 J_C 也会很高。当

$$J_C = qn v_d > qN_D v_d$$

即基区中心的注入电子密度 n 高于集电区中的掺杂浓度 N_D 时 (V_a 为电子漂移速度), 在集电结电压不变的情况下, 空间电荷区在基区的扩展缩小, 在集电区的扩展增加。这就是发射结大注入引起基区扩展的柯克效应。由于集电区杂质浓度 N_D 本来就很低, 因而耗尽区在 J_c 足够大时将一直扩展到 N^+ 区, 从而把集电结空间电荷区的最大电场强度位置移到了 NN^+ 结上。如果 J_c 继续增大。空间电荷区在重掺杂的 N^+ 区不能继续扩展, 则电场强度将随之增大, 并有可能增大到发生雪崩击穿的强度。需要注意的是, 这个时候发生的雪崩击穿不是一次击穿而是二次击穿, 虽然它不是在一次击穿之后发生的。尽管这种击穿的基本机理也是载流子的雪崩倍增, 但是它不是发生在整个结面积上, 也不是局限于集电结附近, 而是发生在结平面中心电流夹紧的一条小通道中, 击穿时形成截面积很小而密度很大的线状电流, 使集电区熔通, 熔化后的硅在基极和集电极间形成一根低阻“导线”, 使电压陡然跌落。

在这里, 感性负载的作用不光是与集电极电流夹紧有关, 也与集电区中心空间电荷区的电场增强有关。关断时, 电感 L 产生的自感电动势 Ldi/dt 与外加电压 U_{CE} 方向相同, 二者之和很容易使 NN^+ 结处的电场达到雪崩击穿的临界条件。由于功率晶体管在发射结反偏时的二次击穿触发能最小, 所以在感性负载的开关电路中, GTR 很容易在关断时被二次击穿损坏。

由于热电转换需要一定的时间, 所以, 二次击穿延迟时间较长的是热电正反馈引起的; 延迟时间较短者是由局部雪崩击穿引起的。

3. GTR 的安全工作区(SOA——Safe Operating Area)

通常所说的安全工作区指的是 I_C-U_{CE} 坐标平面内的一个封闭区域, 这个区域的形状和范围依器件型号而异(图 4-10)。当一只晶体管的工作状态可用其所属型号的安全工作区中的一一点来表示时, 它不会损坏, 其性能不会退化, 结温也不会超过额定值, 因而有高度的可靠性。安全工作区是电路设计人员选择器件, 设计电路的工作性能和可靠性的重要依据。




图 4-10 一个典型的 GTR 安全工作区

最基本的安全工作区是正偏直流安全工作区, 其范围由坐标轴 I_C 和 U_{CE} , 加上 4 条代表极限参数 I_{CM} 、 P_{CM} 、 P_{SB} 和 BU_{CEO} 的界限确定, 如图 4-10 中的实线所示。注意该图采用的是双对数坐标。对这 4 个极限参数的确定方法已在此前的有关章节中讨论过了, 这里需要再加以说明的是:

① 对于非压接式的大功率晶体管,还必须考虑发射极内引线及其焊点的电流容量对 I_{cm} 的限制。根据 β 下降极限确定的 I_{cm} 一般不会烧坏器件,可以超过,而内引线熔断电流决不能超过。

② P_{cm} 限在双对数坐标中画成斜率为-1的直线,其前提必然是热阻 $R_{\theta jc}$ 不随 I_C 或 U_{CE} 变化。这个前提只在小电流低电压下才成立,对 GTR 不一定成立。

③ 很多器件生产单位直接以二次击穿临界线作为安全工作区的二次击穿限。由于二次击穿电流 I_{SB} 与二次击穿电压 U_{SB} 之间大体上具有指数形式的经验关系,即:

$$I_{SB} \propto U_{SB}^{-n} \quad (4-15)$$

所以二次击穿限在双对数坐标中也是一条直线,其斜率为 $-n$, n 在 1.5~4 之间。这种定界方法虽然很直观,但定出的安全工作区面积偏大,GTR 工作在近边界区时结温偏高,甚至超过 T_{jm} ,因而实际上并不安全。比较安全的界限是所谓 EB 折回限。所谓 EB 折回,是指在 U_{CE} 固定不变时的发射结正向压降 U_{BE} 随着 I_C 的增大从上升趋势变为下降趋势的现实。 U_{BE} 随着 I_C 的增大而下降是一种典型的负阻效应。在 I_C 超过 EB 折回点后,若继续上升即会发生二次击穿。这种定界方法不仅保险,而且适合于用户使用。

图 4-10 中的二次击穿限由两条斜率不同的线段组成,分别对应于热电正反馈和局部雪崩击穿这两种不同的二次击穿机制。斜率较大者代表热电正反馈二次击穿,斜率较小者代表局部雪崩注入引起的二次击穿,因而其交点对应 $I_B=0$ 的工作状态。在 $I_B<0$ 时,由于发射极电流夹紧效应引起结平面中央区电流密度增大,因而局部雪崩模式下的 I_{SB} 较小, U_{SB} 较大。

在实际器件中,式(4-15)中的指数因子 n 可能既非自始至终的常数,也非分段常数。因此,有些 GTR 的二次击穿限即使在双对数坐标中也不是一条直线。

④ 功耗限和二次击穿限的交点叫减功率点,对应的电压叫减功率电压,记为 U_D 。当器件的工作电压 $U_{CE}>U_D$ 时,必须减小耗散功率才能保持其工作特性的热稳定。对于电路和系统的设计人员来说,应该对选用器件的减功率点做到心中有数。必须在了解了 U_D 的大小之后才对器件进行测试分选和老化,否则会在准备阶段烧坏管子。

一般情况下,正偏直流安全工作区的面积最小。当晶体管工作于脉冲状态时,安全工作区要扩大,扩大多少取决于脉宽及占空比。生产单位一般提供单脉冲工作状态下的安全工作区曲线,如图 4-10 中虚线所示,线旁注明的时间代表脉冲宽度。在脉宽 $1\mu s$ 的单脉冲工作状态下,安全工作区扩展为仅由 I_{cm} 和 BU_{CEO} 决定的矩形。根据已知的脉冲电流安全工作区可以推算任意脉冲工作状态的安全工作区。

在 GTR 的开关应用中,由于基极并非开路,因而安全工作区的电压限可以升高,只要基极条件合适。在关断时,基极加有反偏压,在集电极电流降到 I_{CEX} 以下之后,集电极-发射极间能够承受的最高电压升高到 BU_{CEX} 。因此反偏安全工作区(RBSOA)比正偏安全工作区增加了一点面积,如图 4-10 所示。如果 GTR 开通时的上升时间 t_r 短于 $1\mu s$,它可以在阻断电压近似等于 BU_{CEX} 的情况下直接开通, t_r 越短的管子所能承受的通态电流越高。因此,对开关性能很好的 GTR,当其工作于开关状态时,正偏安全区(FBSOA)可有较大扩展,如图 4-10 中的点划线所示。

器件生产单位提供的安全工作区一般是在壳温 $T_c=25^\circ C$ 的标准条件下测绘的。随着温度的升高,安全工作区会缩小。图 4-10 中用带双点的点划线画出了功耗限和二次击穿限在 $T_c=$

75℃时的位移。显然,温度改变对安全工作区的影响不容忽略。由于 GTR 在实际运行中的壳温都在 25℃以上,因此将标准温度下的安全工作区换算到任意温度条件下的安全工作区,是十分必要的。图 4-11 所示的功耗 P_{CM} 及二次击穿电流 I_{SB} 的减额曲线可以帮助完成这项工作。




图 4-11 额定功耗 P_{CM} 及二次击穿电流 I_{SB} 的升温减额曲线

4.2 门极可关断晶闸管(GTO)

GTO(Gate Turn-Off thyristor)也是一种电流控制型的自关断双极器件,跟 GTR 一样,当门极(对晶体管称基极)引入正向电流时导通,引入反向电流时关断,但不能像 GTR 那样在门极信号撤除时也能自行关断。这就是说,GTO 跟普通晶闸管一样,一旦导通即能在导通状态下自锁(Latch-up),是一种必须靠门极电流的极性变化来改变通断状态的晶闸管。使 GTO 关断的反向门极电流通常须达到阳极电流的 $1/4 \sim 1/3$,因而关断过程的控制远不如 GTR 经济和方便。但是,从单管的功率处理量来比较,GTR 又远不如 GTO。600A/1200V 对于 GTR 已属国际先进水平,而对 GTO 则很平常,先进水平的 GTO 单管功率处理量可达 3000A/6000V。因此,在现代电力电子技术中,特别是在大功率的 PWM 交流调速装置中,GTO 仍不失为一种性能优良的电力电子器件。

4.2.1 GTO 的基本结构和工作原理

GTO 的基本结构和基本工作原理与普通晶闸管大同小异,只是为了实现门极关断和提高门极的控制能力而扩大了 P 基区(门极区)对 N^+ 发射区(阴极区)的相对面积,并将 N^+ 发射区化整为零,分置于 P 基区环绕之中。这些分离开的微小 N^+ 发射区,通过共用 P 基区、N 基区和 P 发射区,形成 GTO 管芯的全部晶闸管单元。每个单元晶闸管各有其独立的阴极,通常用压接方式将它们并联于同一阴极压块上。GTO 的阳极通常是烧结在公共 P 发射区表面的钼片或钨片,而门极则是淀积在 P 基区表面的梳状铝层。对于面积较大的圆形芯片,门极可做成多级同心梳状环,梳齿与排成环状的单元阴极相间,如图 4-12a)所示。图中的辐射状小条代表阴极,

中央白圈代表门极。外圈的黑边代表磨斜角的台面。图 4-12b) 所示为 GTO 管芯的局部断面示意图。图中表明, GTO 的阴极和门极并不在同一平面上, 这有利于阴极的压接和门极的引出。同时, 每个晶闸管单元为 j_3 结通过台面造型也改善了结表面的电压阻断能力。由此可见, GTO 的制造工艺要比普通晶闸管制造工艺精细得多、复杂得多。




图 4-12 典型的 GTO 阴极-门极图形(图 a)及显示其并联单元结构的断面示意图(图 b)

GTO 同普通晶闸管在结构上的主要区别,除了化整为零这一点外,还有两个显著之点。其一是 GTO 用门极包围阴极,而普通晶闸管用阴极包围门极,不管是中央门极结构还是放射状门极结构;其二是 GTO 没有阴极短路点。为了改善 GTO 的关断特性和高温特性,有在阳极设短路点的所谓阳极短路型 GTO。这种 GTO 的反向阻断能力较差。

就每个单元而言, GTO 的开通过程与普通晶闸管完全相同,也是靠门极注入正向电流来满足导通条件:

$$\alpha_1 + \alpha_2 > 1$$

并且也是在 N^+ 发射区邻近门极的边沿首先导通,然后通过等离子体扩展实现全面导通。略有不同的是, GTO 的导通是同时各个单元里发生的,等离子体在各个单元里同时从边沿向中心扩展,而普通晶闸管作为一个完整的大单元来开通,等离子体的扩展面积要大得多。

GTO 的关断过程也是在各个单元里同时进行的,但其关断方式及原理与普通晶闸管不同,它是靠反偏门极对 P 基区中空穴的抽取来实现关断的。对于晶闸管类型的器件来说, P 基

区中的等离子体是维持导通的必要条件。当等离子体中的空穴随着门极负电流流走时, j_2 结和 j_3 结的正偏条件被削弱, N^+ 发射区通过 j_3 结向 P 基区注入额外电子的注入效率相应下降, 直至完全失去正偏条件, 停止额外电子的注入。当然, 这个过程也是在每个单元里从边沿向中心逐渐推进的, 等离子体从外向里逐渐缩小, j_3 结从外向里逐渐恢复阻断作用。当等离子体收缩到一定程度时, j_3 结仍保持正偏状态的中央部分的有限注入已难以通过内部电流的再生正反馈作用维持整个单元的导通状态, 于是 j_3 结恢复其反偏状态, GTO 在每个单元都恢复了 j_2 结的反向阻断能力时即被关断。

对于 GTO 的这种可控关断方式, 读者实际上并不陌生。GTR 除了有取消基极信号这种关断方式而外, 更经常采用向基极输入负脉冲信号的方式来进行关断。这样, 读者或许会很自然地产生一个疑问: 为什么不可以对普通晶闸管用同样的方式来控制关断呢? 这个问题的实质也就是 GTO 何以要采用化整为零且用基区包围发射区的结构形式, 或说普通晶闸管何以经过这样一些结构改良之后就变成了 GTO。这个问题的解答其实很简单。如前所述, 关断首先是破坏 P 基区中的等离子体, 将空穴从门极引出。由于门极和阴极是在器件的同一侧, 门极电流基本上是由 P 基区的横向电阻决定的横向电流, 而 P 基区很薄, 厚度一般只有几十微米, 门-阴极距离较远时, 横向电阻必然过大, 所以普通晶闸管的门-阴极结构无法抽出足够大的空穴电流。GTO 的门-阴极结构极大地缩短了门-阴极距离, 因而能有效地抽取空穴, 这与 GTR 的情况类似。GTO 不能因门极电流为零而关断, 是 PNP 四层结构的电流自锁决定的固有特性。

一个性能优良的 GTO 应能以最小的门极负电流关断最大的阳极电流(通态电流), 即要有较大的断流增益(关断增益)。断流增益 g 定义为阳极电流 I_A 与最小门极负电流 I_{RGM} 之比。利用晶闸管的双晶体管模型, 可由 I_A 、 I_{RGM} 和 I_K (阴极电流) 之间的关系推出 g 的取值范围。因为维持 NPN 晶体管导通的最小基极电流是 $(1 - \alpha_2)I_K$, 而门极加反向电流 I_{RGM} 时的实际基极电流是 $(\alpha_1 I_A + I_{RGM})$, 所以 GTO 要关断, 必须是:

$$\alpha_1 I_A + I_{RGM} < (1 - \alpha_2) I_K \quad (4-16)$$

由于 $I_K = I_A + I_{RGM}$, 因而上式表明:

$$g = \frac{I_A}{I_{RGM}} < \frac{\alpha_2}{\alpha_1 + \alpha_2 - 1} \quad (4-17)$$

式中, α_1 和 α_2 分别是 PNP 晶体管和 NPN 晶体管的共基极电流放大系数。该式表明, g 值大的器件必有接近于 1 的 α_2 和较小的 α_1 。一般 GTO 器件的 g 值为 5。

器件生产单位有两种可供选择的方法用来提高 GTO 的断流增益 g 。一种方法是在制造工艺中降低 N 基区靠近 j_1 结附近的少数载流子寿命, 达到降低阳极注入效率、缩小 α_1 的目的。这种方法比较简单, 但通态压降较高, 在开关损耗和通态损耗二者之间常常顾此失彼。另一种方法是在结构设计中改进, 采用阳极短路结构来达到降低阳极注入效率、缩小 α_1 的目的。阳极短路型 GTO 的单元结构及其双晶体管模型等效电路如图 4-13 所示。这时的 PNP 晶体管放大系数 α_{1s} 可用短路点电阻 R_s 和无短路点时的放大系数 α_1 表示成:

$$\alpha_{1s} = \alpha_1 \frac{I_E}{1 + U_{BE}/R_s} \quad (4-18)$$

显然, R_s 越小, α_{1s} 就越小, g 就会增大。虽然阳极短路结构会使 GTO 的反向阻断电压降低, 但在大多数 GTO 应用中对反向阻断电压并无过高要求, 因为电路中常常都有一个反并联二极管来传导反向电流。相反, 阳极短路结构同时还提高了 GTO 的正向电压阻断能力, 特别是在

高温工作条件下。与缩短 N 基区少数载流子寿命的方法相比,阳极短路法的最大优点是通态压降低,受温度变化的影响较小,对降低导通损耗和开关损耗都有好处,因此,选用 GTO 时以选用阳极短路型器件为宜,尤其是对大电流器件。




图 4-13 阳极短路型 GTO 的单元结构(图 a)
及其双晶体管模型等效电路(图 b)

4.2.2 GTO 的基本特性及特性参数

众所周知,普通晶闸管由于在阻断电压和开关时间上不能两全而分别发展,形成高压大电流晶闸管和快速晶闸管两种类型。至于 GTO,由于增加了一个用门极负电流控制关断的功能,各种特性之间的牵制更强,在器件设计时要面面俱到则更不易。一般说来,如果强调了与关断有关的特性,其开通特性和通态特性往往会明显恶化,关断特性好的 GTO 往往都具有门极触发电流偏大,通态压降偏高,以及维持电流较大的弱点。因此,GTO 也有几种特殊类型,每种类型侧重于优化某一方面的工作特性。若无特别说明,本小节讨论的工作特性都是针对普通 GTO 而言的。

1. GTO 的开通特性

在感性负载电路中的 GTO 开关波形如图 4-14 所示,其左半部为开通过程中的电流和电压波形。开通时间 t_{gt} 定义为从门极正向电流达到其幅值 I_{FGM} 的 10% 起到阳极电压下降到断态电压 U_D 的 10% 止的一段过渡时间。在这段时间内,阳极电压下降到 $0.9 U_D$ 之前的一段叫延迟时间 (t_d),从 $0.9 U_D$ 到 $0.1 U_D$ 的一段叫(阳极电流的)上升时间 (t_r)。

为了满足控制关断的需要,GTO 不但在结构形式上化整为零,在结构参数上也作了相应的调整。其中对开通特性影响最大的是 P 基区的薄层电阻。GTO 的 P 基区薄层电阻比普通晶闸管的薄层电阻低,这不但使正向门极电流 I_{FG} 增大,也使维持电流 I_H 增大。在阳极电流不是很大的应用中,或者在阳极电流有较大纹波或起伏的情况下,正向门极脉冲电流的陡峭后沿有可能使维持电流较高的 GTO 单元脱离自锁,进入关断状态;另外一些由不均匀性造成的阳极电流本来就小于维持电流的单元,在开通脉冲过去之后亦会自然关断。因此,GTO 的开通驱动最好不用脉冲信号而用连续信号,即在整个导电周期内保持有足够大的正向门极连续电流,以

免部分单元的提前关断造成其他导通单元因承受过量电流而烧坏。使用连续门极电流还可使 GTO 导通期间保持较低正向压降。当然,导通之后用以维持导通的正向门极电流 $I_{FG(on)}$ 可以比导通过程中用以实现导通的门极电流幅值 I_{FGM} 低一些,如图 4-14 所示。




图 4-14 GTO 开关过程中的阳极特性(图 a)和门极特性(图 b)(实线代表电流,虚线代表电压)

GTO 单元之间的不均匀性还会在导通的瞬态过程中表现出来。如果各单元中的等离子体扩展速度不一致,则扩展较快的单元具有较短的延迟时间 t_d ,那么,阳极电流就会在开通过程中集中涌入这些单元,使之过热或损坏。这种现象叫做动态不均流。为了避免这种情况的出现,GTO 的正向门极电流须有足够高的幅值 I_{FGM} 和上升速率。通常认为 I_{FGM} 至少应有 GTO 参数表中列出的门极触发电流 I_{GT} 的 3 倍。图 4-15 所示为一个 2500V/600A GTO 的 t_d 和 t_{gt} 随 I_{FGM} 变化的曲线,表明增大门极电流可以有效缩短开通时间。但是门极电流的选择还须接受门极功率定额的限制。图 4-16 是同一 GTO 的门极电流-电压特性曲线。图中虚线表示推荐门极回路负载线,左下角的阴影区则表示在整个额定结温范围内($-40^{\circ}\text{C} \sim +115^{\circ}\text{C}$)都可使用的触发点分布区,其面积比普通晶闸管的小。




图 4-15 延迟时间和开通时间随门极电流的变化情况(逆阻型 GTO 2500V/600A)




图 4-16 2500 V/ 600A 逆阻型 GTO 的门极触发特性及推荐的门极回路负载线(虚线)

2. GTO 的关断特性

当门极电压反向时,GTO 即开始受门极负电流控制的关断过程,但是在门极电流反向并逐渐上升到幅值 I_{RGM} 的这段时间里,阳极电流还不会有多大变化。这在图 4-14 中的关断部分可以看得很清楚。这种情况与 GTR 的情况类似。由于各 GTO 单元的两个等效晶体管在导通时也不处于饱和状态,因而欲令其关断必须彻底清除各晶体管中的超量存储电荷,首先是 P 基区中的超量存储电荷,以使 NPN 晶体管退出饱和状态,恢复各 GTO 单元的门极控制能力。此阶段所延续的时间也叫存储时间,计时从门极负电流达到其幅值的 10% 起到阳极电流下降 10% 时止,记为 t_s ,其值与断流增益 g ,P 基区宽度 W ,以及阴极的单元长度 L 的关系为:

$$t_s = t_p(g - 1) \ln \left(\frac{Lx_0/W^2 + 2x_0^2/W^2 - g + 1}{4x_0^2/W^2 - g + 1} \right) \quad (4-19)$$

式中, t_p 是载流子在 P 基区的渡越时间; x_0 是电子浓度在 P 基区中的衰减常数,其值与扩散长度相当。该式表明, t_s 将随着 g 的增加而增加。

在关断过程的存储期,由于阳极电流没有多大减小而等离子体随着门极负电流的上升而明显收缩,以致各单元阴极中心部位的电流密度很高,因此,为避免器件过热应努力缩短 t_s 。在阳极电流较大,工作温度较高的情况下尤其需要这样做。按式(4-19),对电路设计人员来说可通过减小 g 来缩短 t_s ,这意味着提高门极负电流的幅值 I_{RGM} 及其上升速率 di_{RG}/dt 。图4-17中的上部 3 条曲线清楚表明,对于固定的阳极电流,存储时间 t_s 随着 di_{RG}/dt 的提高而缩短;阳极电流越大,为了获得同样的 t_s 需要把 di_{RG}/dt 提得更高。该图所示曲线与图 4-15 所示曲线属于同一器件。

当 P 基区中的额外载流子存储量因门极电流的抽取下降到不能维持 NPN 晶体管的饱和状态时,GTO 的阳极电流开始迅速下降,阳极电压开始回升,关断过程进入下降期。在下降期的后一阶段,相当高的阳极电流下降速率往往会通过感性负载产生出图 4-14 中用符号 U_{dp} 表示的尖峰电压。这尖峰电压将产生通过 j_2 结注入 P 基区的位移电流,出现使 GTO 重新导通的趋势。虽然其值仍高的门极负电流可以阻止该趋势的发展,但阳极电流还是有明显的回升。从存储期终点到阳极电流开始回升的这段时间是 GTO 的下降时间,记为 t_f 。当回升现象不明显时,下降期的终点定在阳极电流仅剩 10% 的时刻。在下降期内, j_2 结的耗尽层随着阳极电压的回升而在 N 基区内扩展,扩展所及区域内的存储电荷随阳极电流流走。提高门极负电流的上升速率 di_{RG}/dt 可使 t_f 缩短,如图 4-17 所示。图中曲线还表明, t_f 与关断电流的大小有关。关断电流较大时宜使用较高的 di_{RG}/dt 。

一般情况下,GTO 的 t_f 很短,只有 $1 \sim 2 \mu\text{s}$ 左右,关断时间 $t_{\text{gt}} = t_s + t_f$ 的主要成分是 t_s 。 t_f 短主要归功于反向门极电流对 P 基区存储电荷的抽取,使 j_2 结得以迅速反偏。但是,其他区域中的存储电荷无法通过门极电流来抽取,只能通过复合而消失,因而在关断过程的末期,也即下降期之后,阳极电流总拖着一条长长的“尾巴”,称之为拖尾期,相应的时间常数 t_t 叫拖尾时间。当 GTO 具有阳极短路点时,短路点为直接抽取 N 基区中的存储电荷提供了一条捷径,于是 t_t 显著缩短。

GTO 的峰值可关断电流 I_{TGM} 与门极关断电路的电源电动势 E_{RG} 之间通常成正比关系。图 4-18 所示即为一个 1300V/600A GTO 的 I_{TGM} 随 E_{RG} 变化的实验曲线,该器件的 j_3 结反向

击穿电压为 15V。为了关断较大的阳极电流,可以采取提高 E_{RG} 的方式,甚至可允许加在阴极-门极间的电压超过 j_3 结的击穿电压,只要不使峰值重复门极功耗超过器件的定额。但是,这样做的结果将使 j_3 结的结温升高,因此,非特殊需要一般还是宁愿降低 I_{TGQM} 。




图 4-17 一个 2500V/600A GTO 的存储时间 t_s 和下降时间 t_f 与门极负电流的上升速率 di_{RG}/dt 以及关断电流 I_{TGQ} 的依赖关系




图 4-18 一个 1300V/600A GTO 的峰值可关断电流 I_{TGQM} 同关断电路电源电动势 E_{RG} 的正比关系

3. 临界断态电压上升率

临界断态电压上升率即通常所说的正向 du/dt 特性。跟普通晶闸管一样,当加在 GTO 上的正向阳极电压以高于 du/dt 临界值的速率上升时,GTO 即会被误触发。当 GTO 处于关断状态时由外部施加的阳极电压上升速率叫静态 du/dt ;处在关断过程中的 GTO 的阳极电压上升速率叫动态 du/dt 。GTO 用于逆变器电路之中时承受静态 du/dt ,用于开关电路之中时承受动态 du/dt 。

在门极和阴极间连接的电阻 R_{GK} 和电容 C_{GK} 会改变 GTO 的临界断态电压上升率。图 4-19 是一个 2500V/1000A 逆导型 GTO 的 du/dt 特性曲线。这些曲线表明,临界 du/dt 随着 R_{GK} 的减小而增大,在 R_{GK} 上并联一个电容器还可使 du/dt 耐量进一步提高。在门极-阴极间加反偏压 U_{RG} 也可提高 GTO 的 du/dt 耐量,图 4-14 所示的门极电压波形中即包含有起这种作用的反偏压 U_{RG} 。

在关断过程中,由于有充分大的门极负电流存在,由 du/dt 引起的误触发应该是不必考虑的,但是对尖峰电压 U_{dp} 还是要有一定的限制。实验事实表明,GTO 在关断过程中的损坏往往与这个尖峰电压的大小有关。在工程实践中也可根据 U_{dp} 的测试来确定 GTO 装置的可关断电流极限。




图 4-19 一个 2500V/1000A 逆导型 GTO 的 du/dt 特性

出现在 t_t 后期的阳极电压过冲 ΔU_A (见图 4-14) 也是由感性负载造成的。虽然阳极电流在 t_t 期间的变化率并不大, 但只要有 di/dt 存在, 感性负载就总会有漏感产生。为了避免这种电压过冲对 GTO 的损害, 电路设计人员必须采取可靠的防范措施, 这就是在 GTO 电路中加吸收电路的问题。对此将在后面略加讨论。

4. 功率损耗

GTO 的功率损耗包括门极功耗和阳极功耗两大部分。门极功耗相对较小, 一般不大考虑。阳极功耗是 GTO 的主要热源, 包含通态损耗和断态损耗两种稳态功耗及开通损耗与关断损耗两种瞬态功耗。断态损耗是阳极漏电流引起的, 一般也很小, 可予忽略。值得重视的是其余 3 种阳极功耗, 特别是关断损耗。虽然 GTO 的通态压降比普通晶闸管的通态压降大, 但只要不是长时间工作在直流导通状态, 其通态损耗在总功耗中所占的地位也不是十分突出。在开关应用中, GTO 的总功耗随着开关频率的增加而增加, 说明瞬态功耗比稳态功耗占有更大的比重。

在 GTO 的开关过程中, 随着时间变化的阳极电流 i_A 与阳极-阴极电压 u_A 的乘积即是瞬时功耗, 开通过程和关断过程中的瞬时功耗分别叫开通损耗和关断损耗, 相应的平均功耗

$$\bar{P} = \frac{1}{T} \int_0^T i_A(t) u_A(t) dt \quad (4-20)$$

式中, T 代表开通时间 t_{gt} 或关断时间 t_{gq} 。由于 T 很短, 开通过程和关断过程中的平均功耗都可能很大。

GTO 的峰值开通损耗出现在阳极电流的上升期, 用前沿陡、幅值高的正向门极脉冲开通 GTO 不仅缩短开通时间, 还可加速阳极-阴极电压的下降过程, 从而降低开通损耗的峰值。

GTO 关断过程中的瞬态功耗曲线如图 4-20 所示, 在阳极电流的下降期和拖尾期分别出现两个波峰。下降期的功耗峰值与阳极电压回升过程中出现的尖峰电压 U_{dp} 有关, 而拖尾期的功耗峰值则与阳极电流的回升有关。尽管拖尾期中的瞬时功耗不是太大, 但是总功耗并不小, 因为 t_t 较长。过高的关断损耗常常是 GTO 烧穿的主要原因, 因而应极力避免。GTO 关断过程中的阳极电压上升速率即动态 du/dt 或再加 du/dt , 是导致阳极电流回升的主要原因, 从降低关断损耗的角度考虑, 应对其加以限制。提高门极负电流的上升速率可减小关断损耗, 但是断流增益也会相应减小, 应适当选择以利兼顾。




图 4-20 GTO 关断过程中的瞬态功耗曲线

5. 特性参数表

除了以上特别提出来讨论的几个工作特性而外, GTO 的其他工作特性都与普通晶闸管没有多少差别。作为对本小节的一个概括, 表 4-3 列出了两种典型 GTO 产品的主要特性参数, 一种功率较大, 开关时间较长; 另一种功率较小, 开关时间较短。

表 4-3 两种典型 GTO 产品的特性参数

参 数 名 称	符号(单位)	FG2000A-90(三菱)		GFF200E12(日立)	
		数 值	测 试 条 件	数 值	测 试 条 件
反向重复峰值电压	$U_{RRM}(V)$	4500	—	—	—
断态重复峰值电压	$U_{DRM}(V)$	4500	—	1200	$U_{GR}=5V$ 或 $R_{GK} \leq 100\Omega$
可关断峰值电流	$I_{TGQM}(A)$	2000	$U_D = \frac{1}{2}U_{DRM}$, $I_{GQ}=400A$ $C_s=10\mu F$, $L_s=0.2\mu H$	200	$U_D=800V$, 过渡特性 上冲 100V, $E_G=12V$
通态电流(总方均根值)	$I_{T(RMS)}(A)$	1400	—	70	$T_c=60^\circ C$
通态(不重复)浪涌电流	$I_{TSM}(A)$	20 000	60Hz 正弦半波 一周、峰值	500	1.5ms 导通, 正弦半波 一周、峰值
通态电流临界上升率	di/dt (A/ μs)	500	$T_j=125^\circ C$, $U_D = \frac{1}{2}U_{DRM}$ $I_{GP}=30A$	200	—
门极正向峰值电流	$I_{FGM}(A)$	50	—	—	—
门极正向平均耗散功率	$P_{FG(AV)}$ (W)	50	—	12	—
门极反向峰值电流	$I_{RGM}(A)$	500	—	—	—
门极反向峰值耗散功率	$P_{RGM}(W)$	7000	—	1500	—
门极反向峰值电压	$U_{RGM}(V)$	15	阳极-阴极断路	13	—
I^2t 值	$I^2t(A^2 \cdot s)$	1.6×10^6	$t=2 \sim 10ms$	185	$t=1.5ms$
反向重复峰值电流	$I_{RRM}(mA)$	≤ 250	$T_j=125^\circ C$, $U_D=U_{RRM}$		—
正向重复峰值电流	$I_{DRM}(mA)$	≤ 250	$T_j=125^\circ C$, $U_D=U_{RRM}$ $U_{GK}=-2V$	≤ 1	$T_j=125^\circ C$, $U_D=U_{RRM}$ $R_{GK}=100\Omega$
通态峰值电压	$U_{TM}(V)$	≤ 2.8	$T_j=125^\circ C$, $I_{TM}=2000A$	≤ 3.8	$T_j=125^\circ C$, $I_{TM}=200A$
门极触发电压	$U_{GT}(V)$	≤ 1.5	$T_j=25^\circ C$, $U_D=5 \sim 20V$	≤ 1.5	$T_j=125^\circ C$, $U_D=12V$
门极触发电流	$I_{GT}(mA)$	≤ 1000	$I_T=25 \sim 200A$, 正弦半波	≤ 600	$R_L=2\Omega$
断态电压临界上升率	du/dt (V/ μs)	≥ 1000	$T_j=125^\circ C$, $U_{GK}=-2V$ $U_D = \frac{1}{2}U_{DRM}$	≥ 1000	$T_c=125^\circ C$, $U_D=800V$ $R_{GK}=300\Omega$
维持电流	$I_H(A)$	—	—	≤ 4	$U_D=24V$

续表

参 数 名 称	符号(单位)	FG2000A-90(三菱)		GFF200E12 (日立)	
		数 值	测 试 条 件	数 值	测 试 条 件
擎住电流	$I_L(A)$	—	—	≤ 6	$U_D=24V$
开通时间	$t_{gt}(\mu s)$	≤ 10	$T_j=125^{\circ}C, I_{TM}=2000A$ $I_{GP}=15A, U_D=\frac{1}{2}U_{DRM}$	3	$U_D=800V$ $I_{TM}=200A$ $I_{GP}=8A$
延迟时间	$t_d(\mu s)$	—		1	
关断时间	$t_{gt}(\mu s)$	≤ 30	$T_j=125^{\circ}C, I_{TM}=2000A$ $U_D=\frac{1}{2}U_{DRM},$ $U_{GR}=-15V$ $C_s=10\mu F, L_s=0.2\mu H$ $di_{RG}/dt=-35A/\mu s$	4.5	$U_D=800V$ $I_{TM}=200A$ $E_G=12V$ $L_G=0.4\mu H$
存储时间	$t_s(\mu s)$	—		4	
结-壳热阻	$R_{\theta j-c}$ ($^{\circ}C/W$)	≤ 0.016	—	0.35	—
等效结温	$T_j(^{\circ}C)$	125	—	125	—
存储温度	$T_{stg}(^{\circ}C)$	$-40\sim 150$	—	$-40\sim 125$	—

4.2.3 GTO 的失效与保护

GTO 的失效常常与关断过程有关,表现为不能可靠关断乃至烧坏管子。如前所述,这种失效主要与阳极电压在关断过程的回升速率,即再加 du/dt 以及回升过程中产生的尖峰电压 U_{dp} 有关,失效机理与 GTR 的二次击穿现象类似。为此,在 GTO 的应用中,可以起到抑制 U_{dp} 和再加 du/dt 作用的吸收电路就显得十分重要。

GTO 吸收电路的基本结构如图 4-21 所示。在 GTO 关断过程中的下降期,负载电流基本上被作为吸收电容 C_s 的充电电流引入吸收电路,不致因 GTO 的关断而迅速截止,因而减慢了阳极电压的上升,限制了再加 du/dt 的大小。由于再加 du/dt 的大小事实上决定于负载电流与吸收电容之比,因而增大吸收电容可以提高 GTO 的关断能力。




图 4-21 带吸收电路的 GTO 斩波器电路

图 4-22 是日立公司的一个 $I_{T(RMS)}=30A, U_{DRM}=1200V$ 的 GTO 的安全工作区。它反映了不带吸收电路和带吸收电路,以及带吸收电路时选用不同吸收电容对器件关断能力的影响。图中表明,当 $C_s=0.22\mu F$ 时,在 $U_{DM}=1000V$ 的情况下,器件可关断的峰值电流 I_{TGQM} 可达 180A 左右,而在不带吸收回路时,同样 U_{DM} 条件下的 I_{TGQM} 只有 10A 多一点。

吸收电路在 GTO 导通时也有良好作用。在导通时, C_s 通过串联电阻 R_s 向 GTO 放电,这有助于使所有的 GTO 单元都同时进入自锁状态,避免了动态不均流引起的发热问题。

在实际应用中,吸收电路的布线与电容产生的杂散电感以及吸收二极管的开通电压等等也会在下降期对 GTO 产生负面的影响。由于下降期中的电流变化率有可能超过 $1000A/\mu s$, 杂散电感 L_s 与这样高的 di/dt 的乘积就会产生很高尖峰电压 U_{dp} , 从而产生很高的瞬态关断功耗,因此要尽量防范这类情况的出现。杂散电感对 GTO 关断能力的影响与 C_s 的大小有关, C_s 较大时杂散电感对关断能力的削弱会变得更严重。图 4-23 作为一个例子清楚地反映了这一点。




图 4-22 吸收电容对可关断电流的影响




图 4-23 吸收电路的杂散电感 L_s 对 GTO 关断能力的影响

吸收电容 C_s 不宜太高的另一原因是吸收电路的功率损耗 P_s 与 C_s 成正比。在使用 GTO 的大容量 PWM 逆变器中,吸收电路的功耗近似为:

$$P_s \approx \frac{1}{2} f C_s E_a^2 \quad (4-21)$$

式中, f 是逆变器的 PWM 载波频率; E_a 是直流电源电动势。在高压高频逆变器中,吸收电路的功耗可在逆变器总功耗中占据相当大的比例,因而 C_s 的减小就显得十分必要。这就要求对 GTO 的选择严格注意其 du/dt 耐量与 di/dt 耐量。

省掉吸收电路对 GTO 用户来说无疑是一种有吸引力的构想,也已有人为此做过一些有益的探索,这就是提高门极关断电路的电源电压和门极负电流的上升速率,使所有 GTO 单元的 j_3 结雪崩击穿。这种措施使得 GTO 在其阳极电流下降期中由极高 du/dt 引起的 j_2 结位移电流远小于与之极性相反的 j_3 结雪崩电流,从而有效地阻止了 GTO 的误导通。

参考文献

- 1 施敏. 半导体器件物理. 第二版. 黄振岗译. 北京:电子工业出版社,1987
- 2 陈清山,陈燕科编译. 最新日本功率控制用晶体管及复合管大全. 长沙:中南工业大学出版社. 1990
- 3 Motorola Bipolar Power Transistor Data, 5th ed. Motorola, 1987
- 4 高光勃,李学信. 半导体器件可靠性物理. 北京:科学出版社,1987
- 5 Gates T W, Ballard M F. Mullan Technical Commun, 1974;13 (122):42
- 6 Williams B W. Power Electronics. McMillan, 1987
- 7 Bose B K. Power Electronics and AC Drives. Prentice Hall, 1986
- 8 日本电气学会整流器调查专门委员会. 电气学会技术报告(Ⅱ). 第162号. 1984
- 9 Wolley E D. IEEE Trans. Electronic Devices. ED-13, 1966:590
- 10 Taylor P D. Thyristor Design and Realization. John Wiley & Sons, 1987

思考题

1. GTR 的结构特点是什么? 为什么要这样做?
2. 什么是 GTR 的二次击穿? 有什么后果? 如何解释二次击穿现象?
3. 如何在应用上采取措施避免 GTR 发生二次击穿?
4. GTR 的 SOA 含义是什么? 如何得到 GTR 高温时的 SOA?
5. 在 GTO 开关应用时,若 GTO 的阳极电流超过其最大可关断电流时,会发生什么现象?为什么会这样?
6. GTO 的主要优缺点是什么?
7. 为什么 GTO 不好使用并且容易烧毁?

第 5 章 功率场控器件

功率场控器件泛指一切用电压信号控制工作电流的电力电子器件。这类器件的基本特点是输入阻抗极高,因而所需驱动功率很小,而且大多数品种在控制信号撤除之后即会自行关断,是一类高性能自关断器件。

功率 MOSFET 是一种以其多方面的优越性最先在电力电子技术中广泛应用的功率场控器件。功率 MOSFET 的卓越控制方式与双极型电力电子器件赖以获得大电流容量的电导调制机构相结合,产生了单-双极复合型功率场控器件 IGBT(绝缘栅双极晶体管)和 MCT(MOS 控制的晶闸管)。加上以结型场效应晶体管原理为基础的 SIT(静电感应晶体管)和 SITH(静电感应晶闸管),形成了功率场控器件的 3 个各有特色的品种,并以现代电力电子器件的面目,为电力电子技术开拓了高频大功率的应用领域。本章以功率 MOSFET 和 IGBT 为重点,依次介绍这 3 种新型电力电子器件的工作原理、特性,以及与应用有关的一些器件问题。

5.1 功率 MOSFET

在第 2 章中讨论的 MOSFET 一个很显著的特点是全部电极都集中在芯片的一个表面,电流方向与芯片表面平行。人们把具有这种特点的 MOS 结构称为平面水平沟道结构。具有这种结构的 MOSFET,因其导电沟道局限于芯片的浅表面层,导通电阻 R_{DS} 较大,所以电流额定不会设计太高。尽管数安培大小的载流能力也能达到,但功耗颇大,且芯片利用率很低。由于这些因素的限制,水平沟道 MOSFET 仅限于在小信号电路,特别是集成电路中应用。水平沟道 MOSFET 用于处理信号,使信息(微电子)技术丰富多彩,它的发展方向是集成度越来越高。

功率 MOSFET 指具有垂直于芯片表面的导电路径的 MOS 场效应晶体管,习惯上亦称 VMOS(V 取自 Vertical 的字首)。这种器件的源极和漏极分置于芯片的两个表面(通常是源与栅同在上表面,漏独占全部下表面(衬底背面),因而沟道短,截面积大,具有较高的通流能力和耐压能力。同时,作为一种 MOSFET,它还具有工作频率高,驱动功率小,无热电反馈二次击穿,以及跨导线性度高等令双极功率器件难以相比的优点,因而在电力电子技术中的地位上升很快,应用很广。特别是由于它的驱动功率低,制造工艺及与集成电路的工艺兼容,因而不但以分立器件的形式应用于各种电子装置,也作为主要的功率单元件应用于各种功率集成电路。功率 MOSFET 用于处理功率,使现代电力电子技术快速发展。它的发展方向是功效越来越高。

5.1.1 功率 MOSFET 的结构

功率 MOSFET 主要有两种基本结构,一种是所谓垂直沟道双扩散型 MOSFET,简称 VD^2MOS , VDMOS, 或 DMOS(这里, D 取自 Diffusion 的字首, D^2 则取 Double-Diffusion 之意);另一种是采用 V 型槽的垂直沟道结构,因而简称 VVMOS。

1. VDMOS 的结构

可用图 5-1 示意地描绘一个 N 沟道 VDMOS 的两种基本结构。图 5-1a)为铝栅 VDMOS 器件结构,这是以前 VDMOS 的栅极结构,这种结构的栅电极是由二氧化硅(SiO_2)层上的铝金属构成,故称其为铝栅结构。铝栅结构工艺简单,性能较差,现在已经很少采用。但是许多教科书为了简洁,现在仍然以图 5-1a)的形式图示 VDMOS。图 5-1b)为硅栅 VDMOS 器件结构,这是现在实际 VDMOS 常用的栅极结构,这种结构的栅电极是由二氧化硅(SiO_2)层包围的导电的多晶硅构成,故称其为(多晶)硅栅结构。它的栅电极引线是通过互连的多晶硅从侧向由铝金属引出(图中因为立体结构的缘故,未画出)。由于多晶硅材料既可以导电,又可以像二氧化硅(SiO_2)层一样屏蔽扩散,因而可以采用“自对准”工艺提高器件的对准精度,使得器件的性能更容易提高。两种基本结构的 VDMOS 的基本工作原理是相同的。跟平面水平沟道型的 N-MOS 不同,两种基本结构的 VDMOS 不用 P 型硅片而用 N 型硅片做衬底,因为电子流要从衬底背面的漏极引出,为了降低通态电阻,衬底硅片须是重掺杂的 N^+ 型材料。最主要的管芯制造工艺,是在 N^+ 衬底上的 N^- 型外延层中,用类似于双极器件制造工艺中的双扩散技术形成 N^+PN^- 结构。这样,对于以 N^+ 扩散区为源, N^+ 衬底为漏的电极配置,只须在 N^+ 源区与 N^- 外延层之间的 P 扩散区浅表层中感应出导电沟道,即可将源漏接通。于是 P 扩散区被称为沟道体。由于沟道长度在这里等于两次扩散的深度之差,可以做得很短,例如 $1\mu m$ 左右,因而电阻较小。电子从源区经此水平沟道流入 N^- 外延层后,即在漏-源电压的驱使下向漏极竖直漂移。由于外延层杂质浓度较低,漏-源电压主要降落在外延层上,电子在这里漂移较快,因而称之为漂移区。




图 5-1 VDMOS 的基本结构示意图

a) 铝栅结构 VDMOS b) (多晶)硅栅结构 VDMOS

图 5-1 中的一个 P 型扩散区代表一个器件单元,这里画出了两个单元的典型平面剖面图。一个真实器件往往由数万个以上的单元组成,并且在结构上是立体交错互连的。

2. VVMOS 结构

如果不按传统方式将导电沟道的位置定在沟道体的浅表层,而是通过开 V 型槽,并在槽壁上生长 SiO_2 做栅,把导电沟道移到沟道体的底部,如图 5-2a) 所示,则 VDMOS 的芯片就变成了 VVMOS 的芯片,该 VVMOS 也采用铝栅结构。VVMOS 进一步改变了电流方向,将电子从源区底部引出,沿 V 形槽侧的倾斜沟道导入漂移区,因而路径更短,电阻更小。




图 5-2 VVMOS(图 a)和 UMOS(图 b)的基本结构示意图

芯片上刻 V 形槽,是利用晶体腐蚀的各向异性行为来实现的。晶体中原子的规则排列必会造成某些取向的晶面原子密度高,某些取向的晶面原子密度低。对于这个问题,只要很简单地画一个规则点阵,然后数一数不同取向的等长阵点连线上的阵点多少就明白了。硅是金刚石型的晶体。对于这种类型的晶体,其(111)面的原子密度最高,(100)面的原子密度最低,因而对(111)面的腐蚀速率要比对(100)面的腐蚀速率低得多。对于常用的化学腐蚀液,后者大约是前者的 30 倍。又由于立方晶系(金刚石型属此晶系)的(100)面与(111)面有固定的交角 54.75° ,因而当在(100)取向的硅片上借助于掩膜进行选择腐蚀时,腐蚀速率的方向差异将使腐蚀结果形成由两个(111)面构成的 V 形槽,槽壁与晶片表面的夹角为 54.75° 。由于对(111)面的腐蚀很慢,当槽底变尖之后,腐蚀过程即可看做自动停止,因而槽的深度由掩膜的开口宽度(槽宽)来决定。若控制腐蚀时间令其中途停止,则槽底仍是一个(100)面,这时形成的是一个 U 形槽。在 U 形槽壁上做栅的 VMOS 叫 UMOS,如图 5-2b) 所示。当然,该 VMOS 也采用铝栅结构。

VDMOS 和 VVMOS (含 UMOS) 这些命名法着眼于功率 MOSFET 的断面结构,反映了这种功率器件的主要特征。不过,器件单元的拼排方式,即平面结构,也是很重要的一个方面,因为这直接影响到单位面积芯片的通流能力。于是产生了按器件单元的平面布局特征取名的命名法。由于在正三角形网络的结点上放置重复单元的排列方式往往是最密排列,因而功率 MOSFET 的平面结构多用这种排列方式形成。其中,器件重复单元为四边形的叫 TMOS(T 取自 Tetragon 的字首),器件重复单元为正六角形的叫 HEXFET(HEX 取自 Hexagon 的前半部)。这些器件的剖面结构多为 VDMOS 型。

4. 结构与器件参数

功率 MOSFET 的通态电阻和电容,是两个在本质上决定于器件结构,又从根本上影响着器件特性的重要物理参数。虽然在这两个参数中都包含有同外加电压相关的成分,但外加电压的影响无疑也是通过一定的结构特征在起作用。因此,从器件结构的角度来认识这两个重要参数的物理本质是比较方便的。这不仅是器件设计的需要,也是深入了解器件特性的需要。

可将充分导通的 MOSFET 看成是一个纯电阻,其阻值 R_{DS} 是漂移区电阻、沟道电阻以及电极接触与引线电阻诸量之和。这些电阻分量大都直接由结构参数决定,只有沟道电阻要受栅压的调制,但是减小沟道电阻仍然是一个在结构设计时要考虑的主要问题。各种各样的栅极设计在千变万化,其主要目的是为了得到极短而重复性又很高的导电沟道,获得小而稳定的通态电阻。

对于高耐压 MOSFET,为了满足电压设计的需要,其漂移区的杂质浓度较低,所用的外延层较厚。当导电沟道充分强化之后,其总的通态电阻 R_{DS} 主要决定于漂移区电阻。利用漏-源之间的击穿电压 BU_{DS} 与漂移区杂质浓度和厚度的关系,以及漂移区电阻与其杂质浓度和厚度的关系,可以将高压 MOSFET 的通态电阻表示成击穿电压的函数,即:

$$R_{DS} = 8.3 \times 10^{-7} \frac{BU_{DS}^{2.5}}{A} \quad (5-1)$$

式中, A 代表芯片面积,若其单位用 mm^2 , BU_{DS} 的单位用 V ,则 R_{DS} 的单位是 Ω 。于是,可以很方便地利用器件的电压额定来估计它的通态压降 $U_{DS} = I_D R_{DS}$ 或功耗 $I_D^2 R_{DS}$ 。

式(5-1)只适合于漂移区电阻较大的高压器件。对于低压 MOSFET,其通态电阻主要由沟道电阻决定,计算比较麻烦。

对 MOSFET 的电容,可分别按栅-源电容 C_{gs} 、栅-漏电容 C_{gd} 和漏-源电容 C_{ds} 来考虑,如图 5-4a)所示。它们概括了全部的本征电容和寄生电容,因而都是对器件结构十分敏感的物理量。图 5-1 和图 5-2 所示的器件结构,都是有利于减小这些电容的优化结构。




图 5-4 功率 MOSFET 的极间电容(图 a)及其与栅-源电压 U_{GS} 和漏-源电压 U_{DS} 的关系(图 b)

把功率 MOSFET 的电容按电极关系分成 C_{gs} 、 C_{gd} 和 C_{ds} 对用户并不方便。器件制造厂为方便用户,按共源输入电容 C_{iss} 、共源输出电容 C_{oss} 和反向转移电容 C_{rss} 提供电容数据。这两组电容之间的换算关系是:

$$C_{iss} = C_{gs} + C_{gd}(C_{ds} \text{ 短接}) \quad (5-2)$$

$$C_{oss} = C_{ds} + C_{gd}(C_{gs} \text{ 短接}) \quad (5-3)$$

$$C_{rss} = C_{gd} \quad (5-4)$$

这些特征电容的大小与测试频率及器件偏置状态有关。器件生产厂家通常只提供它们在确定频率和确定漏-源电压下的典型测试值,因而对确定或比较待用器件的开关速度或输入、输出电容的实际用途不大。能够真正反映器件性能的是描述这些特征电容随偏压变化的 $C-U$ 曲线。图 5-4b) 是这种曲线的一个典型例子。虽然所有型号的功率 MOSFET 都同这个例子一样只在低偏压范围内具有电压敏感的电容,但是不同型号器件的压敏范围、敏感程度以及同一偏压下的电容大小等参数都有很大差别。这些参数恰好对器件特性起着决定性的作用,因而实际测量待用器件的 $C-U$ 曲线常常是必要的。测试频率一般为 1MHz。测 C_{iss} 须将 C_{ds} 短接,测 C_{oss} 须将 C_{gs} 短接。为了避免高频短路,短接电极要接到一个大容量的高频电容器上。

按照竖直导电的设计思想,功率 MOSFET 的漏极和源极之间将会隔着两个 PN 结。在图 5-1、图 5-2 和图 5-3 所示的器件结构中,如果没让源电极同沟道体接触(似乎它们本不该接触),这两个 PN 结的存在必然使功率 MOSFET 的电容,特别是 C_{ds} 和 C_{gs} 的容量严重增大。因此,器件设计者有意识地在源扩散区中设置了类似于晶闸管中短路点的结构(对 VDMOS 而言,见图 5-1 和图 5-3),或只是将源电极同沟道体区搭一点边(对 VVMOS 而言,见图 5-2),借此短掉一个 PN 结,使有关电容大幅度减小。

经过这样的短路处理之后,漏-源之间出现了一个集成式的 PN 二极管(或称其为体寄生二极管),还有一个与此二极管交错关联的 N^+PN^- 寄生双极晶体管。在功率 MOSFET 工作时,该二极管恰好被漏-源电压反向偏置。但是,在感性负载的逆变电路中,该集成于功率 MOSFET 中的反并联二极管不能够代替在一般情况下必须在外电路中使用的快恢复续流二极管。因为,若不经特殊处理,此体寄生二极管一般来说反向恢复较慢,反向恢复时间长达数微秒,甚至达 $10\mu s$ 以上。更为严重的是该寄生二极管的续流导通将诱发 VDMOS 体内寄生 N^+PN^- 晶体管的二次击穿。 N^+PN^- 晶体管的作用将在以后详细讨论。

功率 MOSFET 仍可有 P 沟和 N 沟两种类型。由于通态电阻与载流子的迁移率成反比,因而在所有器件尺寸相同的情况下,空穴导电的 P 沟器件要比电子导电的 N 沟器件在导通电阻上几乎高 3 倍。反言之,为了设计通态电阻和击穿电压相同的功率 MOSFET, P 沟器件要比 N 沟器件使用的芯片尺寸大得多。这样, P 沟功率 MOSFET 的极间电容也就比 N 沟功率 MOSFET 的极间电容大很多。从通态电阻、极间电容以及价格方面考虑,使用时显然应选 N 沟器件。不过 P 沟器件也有其长处,对此将在以后讨论。

5.1.2 功率 MOSFET 的工作特性

与双极器件相比,功率 MOSFET 在工作特性方面的优越性主要表现在没有热电反馈引起的二次击穿,输入阻抗高,跨导的线性好,以及工作频率高等方面。这里将主要针对这几个方面的问题展开讨论。

1. 极限参数与安全工作区

功率 MOSFET 的极限参数指最大许用漏极电流、最大许用漏-源电压和最大许用栅-源电

压。

根据半导体器件功耗及热阻的一般定义,功率 MOSFET 的最大许用漏极电流 I_{DM} 可用通态电阻 R_{DS} 、热阻 R_{θ} 和最高允许结温 T_{jm} 表示为:

$$I_{DM} = \left(\frac{T_{jm} - T_a}{R_{DS} R_{\theta}} \right)^{1/2} \quad (5-5)$$

式中, T_a 代表环境温度。对于高压器件,因为 R_{DS} 主要决定于外延层的性质,所以许用漏极电流的大小与外延层的性质及厚度有关。

由于扩散区的杂质浓度高于外延层的杂质浓度,且源区与沟道体区又有短路连接,因而功率 MOSFET 的许用漏-源电压主要受沟道体与外延层之间的 PN 结雪崩击穿电压 BU_{DS} 的限制。该结在承受反向偏压时的空间电荷区展开主要发生在外延层内,因而外延层的性质和厚度也是决定功率 MOSFET 最大许用电压的关键因素。

MOSFET 的栅-源电压 U_{GS} 控制着导电沟道传导电流能力的大小。在相同的漏-源电压下, U_{GS} 越高,可能得到的 I_D 越大。但是 U_{GS} 的最大许用值受到 SiO_2 层介电击穿的限制。各种 MOSFET 的最大许用栅-源电压通常为 20V。

图 5-5 中的两条曲线分别描绘功率 MOSFET 的 R_{DS} 和 BU_{DS} 随温度变化的情况。为了反映一般规律,图中的 R_{DS} 和 BU_{DS} 值都分别按室温值作了归一化处理。曲线表明,这两个重要参数的温度系数都大于零,与双极器件中的情况有所不同。

MOSFET 的 R_{DS} 随着温度的上升而增大,而不像 GTR 等双极器件中的通态电阻那样随着温度的上升而减小。正是这个差异使 MOSFET 没有热电反馈引起的二次击穿,而导致这个差异的根本原因是这两种器件的工作载流子性质不同。双极器件要依靠少数载流子的注入传导电流,而少数载流子的注入密度随着结温的升高而增大。电流增大将通过焦耳热使结温进一步升高,因而电流与结温之间保持着一种正反馈关系。MOSFET 主要靠多数载流子导电。温度在室温与 T_{jm} 之间变化时对多数载流子的密度影响不大,但对其迁移率有较大影响。在这个温度范围内,迁移率将随着温度的上升而下降,其宏观表现就是漂移区的电阻升高。电阻升高会使电流减小,而电流减小会使由焦耳热引起的结温升再降下来,可见 MOSFET 的电流与温度之间保持的是一种负反馈关系。如果器件某处因为其他某种原因引起的电流集中而过热,这种负反馈关系即可使那里的电流密度自动降下来,从而保证了 MOSFET 的电流沿沟道乃至整个芯片的均匀性。MOSFET 比各种双极器件更适合于并联使用,也是得益于这个负反馈特性。




图 5-5 归一化的 R_{DS} 和 BU_{DS} 随温度变化的曲线

热电二次击穿现象的消失,使功率 MOSFET 的安全工作区增大。图 5-6 是一个以双对数坐标表示的 MOSFET 安全工作区示意图。这里有意未对图中的极限参数给出具体数值,使其更有普遍性。MOSFET 的直流安全工作区仅由电流限、功耗限和电压限 3 条边界确定,比双极器件少一条二次击穿限。图中的阴影区即代表若有二次击穿时会损失掉的一部分安全工作区,因而可将剩余的无阴影区看成是具有相同极限参数的双极晶体管的安全工作区。注意图 5-6 中左侧还有一条由 MOSFET 较大的导通电阻限制的导通电阻限制线,在此线左上侧是不可

能出现的区域,不是安全工作区的收缩。




图 5-6 功率 MOSFET 的安全工作区

任何器件处在脉冲工作状态时的平均功耗都会减小,功耗跟随着脉宽及占空比的减小而向外移动,使安全工作区增大。关断时间小于 $2\mu\text{s}$ 的功率 MOSFET 工作在开关状态时的安全工作区仅由其电流限和电压限界定,成一矩形,如图 5-6 中虚线所示。

2. 静态特性

图 5-7 是 N 沟道 VDMOS 的静态输出特性曲线。在坐标系的第一象限, U_{DS} 加正向电压, U_{GS} 也加正向电压, VDMOS 处于正向沟道导通状态。正 U_{GS} 感应出电子沟道, 电流从漏极 D 经过沟道流向源极 S。而在坐标系的第三象限, U_{DS} 加负向电压, U_{GS} 仍然加正向电压, VDMOS 处于反向沟道导通状态。正 U_{GS} 感应出电子沟道, 电流从源极 S 经过沟道流向漏极 D。注意, 此时 VDMOS 的寄生体二极管虽然也处于正向, 但不应该导通, 如图 5-7 中左上部分用虚线上的 $\times$ 号表示。因为此二极管一般反向恢复特性较慢, 并且在结构上与 VDMOS 体内的寄生双极晶体管内部互相交错关联。在坐标系的第三象限中的虚线代表该寄生体二极管的正向导通曲线。这种将 VDMOS 反向当做快恢复二极管应用的做法, 叫做 VDMOS 的同步整流 (Synchronous Rectification)。VDMOS 同步整流的导通压降可做得较小, 整流的速度与沟道开关速度一样快。

图 5-8a) 是一个典型功率 MOSFET 的输出特性曲线。为了进行比较, 把一个双极晶体管的输出特性曲线示于图 5-8b)。这两组曲线的基本特征可说是相近的, 但也不难看出有一些明显的差别。

就相似之处而言, 这两组曲线都具有明显的转折特征, 即器件在输出电压的低值区和高值区具有相差十分悬殊的等效电阻, 而实现这一悬殊改变的电压过渡区很窄。跟对小功率器件一样, 把输出电流随电压线性改变的低电压区叫做阻性导电区, 这时, 确定栅压 (或对晶体管为确定基极电流) 下的等效电阻为常值。当等效电阻随着输出电流的增大而突然变得很大之后, 输出电流趋于饱和。这时, 功率 MOSFET 和功率晶体管的特性曲线有所不同。从图 5-8 中可以看到, 在饱和区, 功率 MOSFET 在确定栅压下的输出电流基本上为一常量, 而功率晶体管在

确定基极电流下的输出电流还会随着电压的上升而增大,并未完全饱和,特别是在基极电流较大的时候。这个差别表明,功率 MOSFET 比功率晶体管更适合于作为恒流器件使用。




图 5-7 功率 MOSFET(N 沟道)的正反向输出特性曲线(沟道正向导通和反向沟道同步整流导通)




图 5-8 功率 MOSFET(图 a)与功率双极晶体管(图 b)的典型输出特性曲线

在图 5-8 中容易看出的第二个差异,是输出特性曲线在饱和区的间隔均匀性不同。对于饱和区中的某个确定输出电压,功率 MOSFET 的输出电流随栅压的变化在 $U_{GS} \geq 4V$ 时几乎是等比例的,即与 U_{GS} 的等步长改变相对应的输出特性曲线是等间隔的,而功率晶体管的输出特性曲线却不是这样。这就是说,就反映输出电流与控制信号之间的关系的转移特性而言(双极晶体管的增益特性亦可称转移特性),功率 MOSFET 比功率晶体管有更好的线性度,更接近

于理想状态。在这点上,传统的水平沟道 MOSFET 还不如双极晶体管(见图 2-20 和图 2-24)。因此,功率 MOSFET 作为放大器使用时失真很小。

当功率 MOSFET 用做电子开关时,它必须工作在阻性导电区而非饱和区,否则其通态压降太大。这不但是降低功耗的需要,也是便于通过负载确定电流的需要。因此,通态电阻 R_{DS} 对开关应用来说是一个很重要的器件参数。 R_{DS} 越小,功率 MOSFET 的功率操纵能力就越强。 R_{DS} 的大小可以直接从输出特性曲线求出,它等于阻性导电区的曲线斜率。栅压越高,其值越小。 R_{DS} 的温度系数大约是 $0.007/^{\circ}\text{C}$,当温度从 25°C 上升到 200°C 时,其值大约会增大 2 倍。这从图 5-5 更能直观地看出来。

功率 MOSFET 的转移特性及其随温度的变化如图 5-9a) 所示。跟其他场效应器件一样,功率 MOSFET 也有一个开启电压,因而它在低栅压下的转移特性应是偏离线性的。功率 MOSFET 开启电压 U_T 的典型值在 2V 左右。温度每升高 1°C ,其值约下降 5mV 。在栅压 U_{GS} 超过 U_T 值后, I_D 即开始进入线性增长区。如果栅压继续升高, I_D 一般不会持续地线性增长,而会逐渐趋近于某个常数。作为转移特性的一阶导数,跨导 g_m 随栅压 U_{GS} 变化的情况示于图 5-9b)。跨导随温度的变化较小,其温度系数大约是一 $0.2\%/^{\circ}\text{C}$ 。双极晶体管的同类参数是放大系数 β ,其温度系数为 $0.8\%/^{\circ}\text{C}$ 。可见功率 MOSFET 比功率晶体管的开关特性要稳定得多。

在图 5-9a) 中还可看到,分别属于 3 个不同温度的转移特性曲线有一个公共的交点,并且在这交点的两边,曲线按温度高低排出的顺序正好相反。这不但揭示了转移特性的温度系数会改变符号的特点,更重要的是提示我们:如果选择该点所对应的 U_{GS} 作为工作栅压,则其输出电流 I_D 将不受任何温度变化的影响,因其温度系数为零。这将省去考虑温度补偿带来的麻烦。该理想工作点可以通过实验来确定。




图 5-9 一个功率 MOSFET 的转移特性(图 a)和跨导特性(图 b)

3. 动态特性

在电力电子技术领域,功率 MOSFET 主要在高频线路中使用,例如用做高频开关电源中的主开关器件。因此,应对其动态特性有所了解。功率 MOSFET 的动态特性有两个决定因素:一个是栅电极的电位变化速率,一个是载流子渡越漂移区的速度。当第一个因素起主导作用时,器件电容成为影响动态特性的关键参数。

研究功率 MOSFET 的阻性负载开关特性可用图 5-10 所示的测试电路。在图 5-10 中,方波脉冲发生器用于对被测器件的栅极提供幅值为 U_{gs} 的驱动电压脉冲。栅极驱动阻抗 R_G 由脉冲发生器的内阻 R_s 和外接栅-源电阻 R'_G 共同决定。这样,可以方便地通过 R'_G 改变测试各种驱动阻抗下的

开关时间常数。在这种测试方法中,输出信号为被测器件的漏-源电压,由漏极电源通过负载电阻 R_L 给出。 R_L 的大小根据开关电流的大小决定,通常很小。由于 R_L 的终端对地电压恒等于漏极电源的输出电压 U_{dd} ,因而器件关断时的漏-源电压近似等于 U_{dd} 。




图 5-10 研究 MOSFET 动态特性的线路原理图

功率 MOSFET 的直流输入阻抗通常都在 $10^{12}\Omega$ 以上。作为一种高阻抗的开关器件,维持导通和维持关断都不需要消耗什么能量。但是,器件在通、断两态间转变时不能不消耗一定的能量,因为这种转变过程的实质不过是极间电容的充电或放电。对于这个问题,利用图 5-11 中的两条曲线更容易得到清楚地说明。这两条曲线描绘的是一个典型功率 MOSFET 分别开关 1A 和 10A 漏极电流时的栅极电压与栅极电荷的关系。图 5-11 中曲线表明,不管开关多大电流,通、断两态(图中曲线平台的首尾)的栅电荷增量 ΔQ 总要比维持大电流和小电流于同一状态所需要的电荷量之差(例如图中的 δQ)大得多。器件要在栅压升高到一定大小时才能导通,而一定的栅压需要一定数量的电荷来维持。因此,开关速度主要由栅电极的充放电速率来决定。

与图 5-10 所示 $U_{GS}-Q_G$ 曲线的平台特征相对应,器件在开通过程和关断过程中的栅压变化也具有平台特征,即无论是开通还是关断,都可分为 3 个时期,每个时期的栅压变化率 du/dt 不同,与图 5-11 中 du/dQ 不同的 3 个区域相对应。图 5-12 是这个器件在 $R_G' \gg R_L$ 时的输入电压波形(图 b)、输出电压波形(图 c)和驱动电压波形(图 a)。对于图示的理想方波驱动脉冲,虽然驱动电压一开始就上升到 U_{gg} ,但是栅-源电压受充电速率的限制只能逐渐上升。

在它上升到开启电压值 U_T 之前,器件不能导通,漏-源电压维持断态值 U_{dd} 不变。这是开通过程的第一阶段。由于此时漏-源电压较高,输入电容 C_{iss} 的对应值较小,对于确定的充电电压 U_{gg} 和栅极驱动阻抗 $R_G (\approx R_s // R_G')$,充电电流较大,因而这个时期的栅压变化率 du/dt 较大。栅-源电压在此期间随时间按指数规律上升。具体形式为:

$$U_{GS}(t) = U_{gg} \left[1 - \exp\left(-\frac{t - t_0}{C_{iss} R_G}\right) \right] \quad (5-6)$$

若栅-源电压在时刻 t_1 上升到开启电压 U_T ,即若 $U_{GS}(t_1) = U_T$,则按上式可知开通过程的第一




图 5-11 一个典型功率 MOSFET 在开关 1A 和 10A 漏极电流时的栅电压-栅电荷关系曲线

阶段所经历的时间:

$$t - t_0 = C_{iss} R_G \ln \left(1 - \frac{U_T}{U_{gg}} \right) \quad (5-7)$$

式中, t_0 是驱动脉冲的起始时刻, 习惯上令 $t_0 = 0$, 这个结果表明, C_{iss} 或 R_G 越大, 这一时期所经历的时间就越长。




图 5-12 功率 MOSFET 在 $R_G' \gg R_L$ 时的开关波形

器件导通之后, 随着负载电流的增大, 负载电阻 R_L 上的压降升高, 输出电压 (即漏-源电压) $U_{DS}(t)$ 相应地随着时间的延长而下降。图 5-4b) 表明, $U_{DS}(t)$ 的下降将引起输入电容 C_{iss} 的增大。同时, $U_{DS}(t)$ 随时间的迅速下降还将通过电容 C_{gd} (即 C_{rss}) 对栅极产生一个电流反馈, 即产生方向由源至栅的位移电流。此电流通过 $R_G (\approx R_s // R_G')$ 使栅压下降。这样, 在 $U_{DS}(t)$ 随时间下降时, $U_{GS}(t)$ 随时间上升的速率明显减缓。这就是开通过程中第二阶段的特征。原则上同样可以利用式 (5-6) 求出这一阶段的时间周期 ($t_2 - t_1$), 只是由于 C_{iss} 在此期间是时间的复杂函数而有较大困难。作为一种近似, 可将 t_2 时刻的输入电容表示成较高电压下的不变 C_{iss} 与 C_{gd} 的增量之和, 即:

$$C_{in} = C_{iss} + (1 - A)C_{gd} \quad (5-8)$$

式中, A 是一个大小与 $\Delta U_{DS} / \Delta U_{GS}$ 有关的增益因子。

在开通过程的第一阶段虽有驱动电压而无漏极电流, 因而称其时间周期 ($t_1 - t_0$) 为开通延迟时间, 记为 $t_{d(on)}$ 。开通过程的第二阶段以漏极电流的迅速上升为特点, 其时间周期 ($t_2 - t_1$) 被称为上升时间, 记为 t_r 。二者之和即是开通过程的时间常数 t_{on} , 称为开通时间。

在开通过程即将结束的第三阶段, $U_{DS}(t)$ 已接近其稳态值, 不会因为栅压的继续上升而明显下降, 通过电流反馈使 U_{GS} 下降的效应渐趋消失。这样, C_{in} 恢复到与 C_{iss} 近似相等, $U_{GS}(t)$ 的

上升速率与它在时期 I 中的上升速率相近。

当栅压达到其稳态值 U_{GS} 之后, 器件即充分导通。这时的漏源电压 $U_{DS}(t)$ 亦相应地降至稳态值 U_{DS} , R_L 上的压降最大。从导通过程开始到现在, 驱动电压脉冲的波形一直没有变化。若驱动电压突然下降至零, 则器件开始进入关断过程。这时, 共源输入电容 C_{iss} 开始通过 R_G 放电, 而外加漏极电源则通过 R_L 对共源输出电容 C_{iss} 充电, 于是漏-源电压 $U_{DS}(t)$ 开始回升。由于 C_{oss} 是 $U_{DS}(t)$ 的函数, 并在 $U_{DS}(t)$ 较低时其值甚大, 随着 $U_{DS}(t)$ 的升高而迅速减小, 因而在关断过程开始时期的 $U_{DS}(t)$ 上升较慢, 到 C_{oss} 下降到接近于零时才迅速上升。若将时间的零点重新定在关断过程的起始时刻, 则时刻 t'_1 之前这段 $U_{DS}(t)$ 缓慢上升的时间即是关断延迟时间 $t_{d(off)}$, 而从时刻 t'_1 到时刻 t'_2 之间的这段 $U_{DS}(t)$ 迅速上升的时间, 因有 I_D 的迅速下降而称下降时间, 记为 t_f 。二者之和即为关断过程的时间常数 t_{off} , 称为关断时间。

当功率 MOSFET 在 t'_2 时刻以此 $I_D=0$ 、 $U_{DS}(t)=U_{dd}$ 为标志被关断时, 栅-源电压 $U_{GS}(t)$ 只降到 U_T , 还需 C_{iss} 继续放电一段时间才能降至零。

在实际情况中, 驱动脉冲不一定是理想化的方波, 器件栅压波形和漏-源电压波形的时期划分也不一定那么清晰。因此, 实际工作中规定按波幅 10% 和 90% 所对应的时刻来定义开关过程中的时间常数。参照图 5-13, 开通延迟时间 $t_{d(on)}$ 定义为从驱动脉冲前沿上升至 10% 幅值时起到漏-源电压 $U_{DS}(t)$ 下降了 10% 时止的时间间隔, 上升时间 t_r 定义为从 $U_{DS}(t)$ 下降 10% 到下降 90% 这两个时刻的间隔; 而关断延迟时间 $t_{d(off)}$ 则定义为从驱动脉冲后沿下降到 90% 幅值时起到 $U_{DS}(t)$ 回升 10% 时止的时间间隔, 下降时间 t_f 定义为从 $U_{DS}(t)$ 回升 10% 到回升 90% 这两个时刻的间隔。功率 MOSFET 的这些开关时间常数一般为数十到一二百纳秒, 比双极器件的同类时间常数短得多。




图 5-13 开关时间常数的确定方法

通过以上的讨论可以看到, 由于 MOSFET 只靠多数载流子导电, 不存在少数载流子存储效应, 因而其关断过程是迅速的, 不出现反向电流及相应的反向恢复过程。同双极器件相比, 其工作频率十分高。

在以上对功率 MOSFET 动态特性的分析中, 我们只着重考虑了器件电容的充放电过程对开关时间常数的限制。如果实际情况确是如此, 则其工作频率 f 由 RC 时间常数决定, 即:

$$f = \frac{1}{2\pi C_{iss} R_G} \quad (5-9)$$

因为充放电速率是可以通过充放电电流来调节的,所以工作频率可随器件的输入输出电流之比而变化。输入电流与输出电流相等时的工作频率最大,其值可用跨导 g_m 表示成:

$$f_m = \frac{g_m}{2\pi C_{iss}} \quad (5-10)$$

这个极限频率在通常情况下要避免使用,因其相应的驱动回路功耗必然过大。器件的开关效率定义为:

$$(\text{输入功率} - \text{开关损耗}) / \text{输入功率}$$

图 5-14 为一个功率较小,频率较高的功率 MOSFET 的开关效率对工作频率曲线。这种曲线有助于用户合理地使用器件。

电子在沟道和漂移区中的渡越速度一旦对功率 MOSFET 的工作频率起主要限制作用时,其最高工作频率也可通过雪崩击穿电压与外延层特性的关系直接跟参数 BU_{DS} 联系起来,即:

$$f_m = 6.11 \times 10^{11} \left(1 + \frac{L}{d}\right)^{-1} (BU_{DS})^{-7/6} \quad (5-11)$$

式中, L 为导电沟道的长度; d 为外延层厚度。对于功率 MOSFET 因为常有 $L \leq d$, 所以 $(1 + L/d)$ 这个因子实际上没有多大意义。式(5-11)主要反映了工作频率与耐压能力的矛盾。同时,式(5-10)从另一角度反映了工作频率与通流能力的矛盾。式中 f_m 与 C_{iss} 成反比,而大电流器件必须用大面积芯片,大面积芯片必带来大电容问题。于是,我们再一次看到了电力电子器件中功率与频率的矛盾。




图 5-14 一种功率 MOSFET 的开关效率与工作频率的关系曲线

4. 特性参数表

作为对以上各节中讨论过的多种工作特性的总结,在安森美(ON SEMICONDUCTOR)公司和国际整流器(IR)公司的常用优选功率 MOSFET 产品中各选一例,将其主要特性参数列于表 5-1,以方便读者对功率 MOSFET 的工作特性进行一次系统的回顾。

表 5-1 两种功率 MOSFET 的特性参数

参数名称	符号 (单位)	MTP40N10E(ON SEMI 公司)		IRF840(IR 公司)	
		数值	测试条件	数值	测试条件
漏-源击穿电压	$BU_{DS}(V)$	≥ 100	$U_{GS}=0, I_D=0.25mA$	≥ 500	$U_{GS}=0, I_D=250\mu A$
栅-源击穿电压	$BU_{GS}(V)$	± 20	—	± 20	—
通态漏极峰值电流	$I_{DM}(A)$	≤ 140	$t_p \leq 10\mu s, T_c=25^\circ C$, 单脉冲	≤ 32	—
总功耗	$P_{DM}(W)$	≤ 169	$T_c=25^\circ C$	≤ 125	$T_c=25^\circ C$
额定结温	$T_j(^{\circ}C)$	≤ 150	—	≤ 150	—

续表

参数名称	符号 (单位)	MTP40N10E(ON SEMI 公司)		IRF840(IR 公司)	
		数 值	测试条件	数 值	测试条件
热阻(结-壳)	$R_{\theta_{jc}}(^{\circ}\text{C}/\text{W})$	0.74	—	≤ 1	—
开启电压 ^①	$U_T(\text{V})$	2.0~4.0 2.9 (typ)	$U_{DS}=U_{GS}$, $I_D=250\mu\text{A}$, $T_j=25^{\circ}\text{C}$	2.0~4.0	$U_{DS}=U_{GS}$, $I_D=250\mu\text{A}$ $T_j=25^{\circ}\text{C}$
漏-源通态电阻 ^①	$R_{DS}(\Omega)$	≤ 0.04	$U_{GS}=10\text{V}$, $I_D=20\text{A}$	≤ 0.85	$U_{GS}=10\text{V}$, $I_D=4.8\text{A}$
断态漏极电流	$I_{DSS}(\mu\text{A})$	≤ 100	$U_{DS}=100\text{V}$, $U_{GS}=0\text{V}$ $T_j=125^{\circ}\text{C}$	≤ 25	$U_{DS}=500\text{V}$, $U_{GS}=0$ $T_j=25^{\circ}\text{C}$
断态栅-源电流	$I_{GSS}(\mu\text{A})$	≤ 0.1	$U_{GS}=\pm 20\text{V}$, $U_{DS}=0\text{V}$	≤ 0.1	$U_{GS}=\pm 20\text{V}$, $U_{DS}=0$
通态压降 ^①	$U_{DS(on)}(\text{V})$	≤ 1.9	$U_{GS}=10\text{V}$, $I_D=40\text{A}$	—	—
跨导 ^①	$g_m(\text{S})$	≥ 17	$U_{DS}=8.4\text{V}$, $I_D=20\text{A}$	≥ 4.9	$U_{DS}=50\text{V}$, $I_D=4.8\text{A}$
输入电容	$C_{iss}(\text{nF})$	≤ 3.23	$U_{DS}=25\text{V}$, $U_{GS}=0\text{V}$ $f=1\text{MHz}$ $T_j=25^{\circ}\text{C}$	1.3	$U_{DS}=25\text{V}$, $U_{GS}=0\text{V}$ $f=1\text{MHz}$ $T_j=25^{\circ}\text{C}$
输出电容	$C_{oss}(\text{nF})$	≤ 1.24		0.31	
反向转移电容	$C_{rss}(\text{nF})$	≤ 0.29		0.12	
栅极总电荷	$Q_g(\text{nC})$	≤ 110 80 (typ)	$I_D=40\text{A}$, $U_{DS}=80\text{V}$ $U_{GS}=10\text{V}$, $T_j=25^{\circ}\text{C}$	≤ 63	$I_D=8\text{A}$, $U_{DS}=400\text{V}$ $U_{GS}=10\text{V}$, $T_j=25^{\circ}\text{C}$
开通时间	$t_{on}(\text{ns})$	≤ 370 ($t_{d(on)}=40$)	$U_{DD}=50\text{V}$ $I_D=40\text{A}$ $R_G=9.1\Omega$ $U_{GS}=10\text{V}$ $T_j=25^{\circ}\text{C}$	37 ($t_{d(on)}=14$)	$U_{DD}=250\text{V}$ $I_D=8\text{A}$ $R_L=31\Omega$ $R_G=9.1\Omega$, $U_{GS}=10\text{V}$ $T_j=25^{\circ}\text{C}$
关断时间	$t_{off}(\text{ns})$	≤ 340 ($t_{d(off)}=150$)		69 ($t_{d(off)}=49$)	
源漏体寄生二极管反向恢复时间	$t_{rr}(\text{ns})$	152	$I_S=40\text{A}$ $U_{GS}=0\text{V}$ $di_s/dt=100\text{A}/\mu\text{s}$ $T_j=25^{\circ}\text{C}$	≤ 970	$T_j=25^{\circ}\text{C}$ $I_F=8\text{A}$ $di/dt=100\text{A}/\mu\text{s}$

① 脉冲测试

表 5-1 中的数据摘录自有关公司的器件手册。不同的公司为其用户提供的参数项目以及使用的符号并不完全相同,而我国目前尚未制订出功率 MOSFET 的器件标准,因而表内及本书中使用的参数名称和符号是参照国内外有关书籍和手册中的流行用法确定的,不一定与将来会产生的行业标准或国家标准符合,因此提醒读者注意。

5.1.3 功率 MOSFET 的可靠性问题

功率 MOSFET 的可靠性问题涉及的面很广,从用户角度考虑,这里只着重分析与 du/dt 效应和静电效应有关的失效与损坏模式。

1. du/dt 效应

功率 MOSFET 因为在电流与结温之间形成负反馈而避免了由热电反馈效应引起的二次击穿。本节将讨论另一种二次击穿机制,一种由过高 du/dt 诱发二次击穿的机制。

众所周知,晶闸管在阳极电压变化过快时很容易误导通。这种情况在功率 MOSFET 中同样有可能发生。漏-源电压的过快变化也会使功率 MOSFET 误导通,在某些情况下还有可能将它损坏。功率 MOSFET 的基本 du/dt 误导通模式有两种,每种模式的误导通临界 du/dt 不相同,下面将分别予以讨论。

为了分析功率 MOSFET 的 du/dt 误导通,需要首先建立它在漏-源之间加有随时间变化的电压(斜坡电压)时的等效电路。在等效电路中应予考虑的,除了 3 个极间电容而外,还有一个寄生在漏-源电极之间的 N^+PN^- 晶体管。参照图 5-1、图 5-2 或图 5-3 可以看到,该寄生晶体管的发射极和集电极分别就是功率 MOSFET 主器件的源极和漏极,其基区就是主器件的沟道体区。虽然沟道体区已与源极短路,但短路点仍会有一定电阻。这个电阻即是寄生晶体管的基极-发射极分流电阻。在图 5-15 所示的等效电路中,这个电阻用 R_b 来表示。

现在考虑第一种 du/dt 误导通模式。参照图 5-15,当功率 MOSFET 的栅压 $U_{GS}=0$,器件处于关断状态并准备继续维持关断时,若在漏-栅之间加上一个随时间变化的电压 $U(t)$,该电压即会通过电容 C_{gd} 在栅-源回路中产生一个位移电流 I_{M1} ,其值为:

$$I_{M1} = C_{gd} \frac{du(t)}{dt} \quad (5-12)$$

若该电压变化很快,以至 I_{M1} 大到通过栅极电阻 R_g 产生的压降 U_{GS} 能够超过开启电压 U_T 时,则功率 MOSFET 即被误导通。在这种模式中的临界 du/dt 值为:

$$\left[\frac{du}{dt} \right]_{T1} = \frac{U_T}{R_g C_{gd}} \quad (5-13)$$

上式表明,对于电压变化率较高的应用,为了保证器件运行的可靠性,对用户来说,第一,需要设计阻抗很低的栅极驱动电路;第二,需要极力避免高温运行,因为 U_T 随着温度的升高而降低,从而使器件的 du/dt 耐量下降。根据第一个要求可知,让功率 MOSFET 在栅-源开路的状态下工作是不可靠的,而在栅-源短路的状态下工作则可极大地提高它的 du/dt 耐量。




图 5-15 分析功率 MOSFET 的 du/dt 误导通的等效电路

一般情况下,这种 du/dt 效应只引起误导通,而不容易损坏器件。这是因为,一则栅压不大会超过 U_T 太多;二则器件一经导通之后,漏-源间的电阻会下降, du/dt 即会相应减小。由于栅压不会太高,误导通产生的漏极电流不会太大,因此电路中的其他元器件也不会受到损坏。

第二种 du/dt 误导通机制与寄生晶体管有关。与第一种模式的起源类似,斜坡电压 $u(t)$ 通过电容 C_{ds} 产生位移电流 I_{M2} ,其值为:

$$I_{M2} = C_{ds} \frac{du(t)}{dt} \quad (5-14)$$

若此电流足够大,以致它在电阻 R_b 上产生的压降足以使寄生晶体管的发射结正向导通,寄生晶体管本身即被开通,主器件的漏-源电极间就会有电流通过。但是,发射结正向导通的后果往往不止于此。由于 $u(t)$ 使集电结反向偏置,当 $u(t)$ 上升到使集电结雪崩击穿时发射结又被 du/dt

du/dt 误导通,则由发射区注入基区的电子会在集电结的空间电荷区中加入雪崩倍增过程。雪崩过程中产生的空穴倍增电流又经过 R_b 流入发射极,使基极电位进一步升高,发射结的注入量进一步增大,加入雪崩倍增过程的电子进一步增多,由此形成电流正反馈。如果外电路上没有有效的限流措施,则器件将会因这 du/dt 引起的电流正反馈二次击穿效应而损坏。

这种误导通机制的临界条件是寄生晶体管的发射结正向导通。若该结的导通电压为 U_{BE} ,则 R_b 上的压降等于 U_{BE} 时的 $du(t)/dt$ 即是该误导通模式的临界 du/dt ,即:

$$\left[\frac{du}{dt} \right]_{T_2} = \frac{U_{BE}}{R_b C_{ds}} \quad (5-15)$$

在这种模式中, R_b 的作用非常显著,它一方面决定着误导通的临界 du/dt 值,另一方面还决定着二次击穿的电压高低。众所周知,当一个晶体管像图 5-15 中的寄生晶体管那样通过 R_b 接成共发射极电路时,其集电极-发射极击穿电压为 BU_{CER} ,其值介于发射极开路时的集电极-基极击穿电压 BU_{CBO} 与基极开路时的集电极-发射极击穿电压 BU_{CEO} 之间,究竟多高与 R_b 的大小有关。当 R_b 很小时, BU_{CER} 接近于 BU_{CBO} ; 当 R_b 很大时, BU_{CER} 接近于 BU_{CEO} , 一般情况下 BU_{CEO} 只有 BU_{CBO} 的 60% 左右。 R_b 较大时,寄生晶体管的击穿电压降低,又容易被较低的 du/dt 误导通,因而很容易被二次击穿损坏。

参照图 5-1、图 5-2 或图 5-3,我们不难看出 R_b 是沟道体区的分布电阻。为了提高功率 MOSFET 的 du/dt 耐量而尽可能减小沟道体区的分布电阻,这是器件设计人员的事情。作为器件使用者对 R_b 的作用需要注意的事情主要有两件:其一,漏-源电压通过对漏-沟结的反向偏置在沟道体区产生一定宽度的耗尽层,使其有效厚度减小, R_b 增大; U_{DS} 越高, R_b 越大。其二,为了减小 R_b ,沟道体区通常有较高的掺杂浓度,因而其载流子密度在允许的工作温区恒定不变,但迁移率随着温度的上升而下降,即 R_b 在高温下变大。

寄生晶体管的发射结导通电压 U_{BE} 随着温度的升高而下降,更加使得功率 MOSFET 的临界 du/dt 值随着温度的升高而减小。这样,在由 du/dt 引起的二次击穿中又加进了热电正反馈的作用。

就功率 MOSFET 的这种误导通及二次击穿机制而言, P 沟道器件在本质上会比 N 沟道器件优越。在相同的结构和尺寸条件下, P 沟道器件的沟道体区是 N 型,其分布电阻要小 1~2 倍;在寄生晶体管的发射结导通时注入的是空穴,相应的电流也要小 1~2 倍。这样, P 沟道器件的误导通 du/dt 临界值就要比 N 沟道器件高得多。此外就二次击穿而言,由于空穴的电离率比电子低一个数量级,引起二次击穿的电流反馈自然要弱得多。由于这些原因,对 P 沟道功率 MOSFET 尚未发现这种机制的误导通和二次击穿。

以上讨论的两种基本模式只涉及 du/dt 怎样使器件误导通或损坏,并不涉及 du/dt 的来源。当然,外加斜坡电压是一种来源。但从应用的角度看,更应重视器件运行过程中的 du/dt 产生机制。这里着重分析两种基本的 du/dt 产生机制。

一种产生机制是带感性负载的功率 MOSFET 突然关断时负载对器件的电压过冲。由于绝大多数负载在开关速度很高时都是感性的,因而功率 MOSFET 作为高频开关使用时常有这个问题。过冲电压的上升速率往往很高。这时,器件要同时经受很大的漏极电流、很高的漏-源电压以及很可能不低的位移电流(看电容大小如何)。因此,这种 du/dt 产生机制常常会损坏器件。

一般情况下,功率 MOSFET 在受到感性负载感生电压机制的局限时所能承受的 du/dt 只有 10 V/ns~50 V/ns 左右。漏-源击穿电压 (BU_{DS}) 额定值较高的器件可有较高的 du/dt 耐量。因此,在

使用低压器件来搭高频开关电路时,要特别注意电路设计的合理性,以减小电感。模块和混合集成电路在这方面有很大的优越性,因为封装和引线电感在这些技术中得到了极大的削弱。

另一种 du/dt 产生机制与集成于功率 MOSFET 体内的反并联二极管有关,这指的是该二极管的反向恢复过程在主器件的漏-源电极之间有可能产生斜坡电压的问题。与上述感性负载的电压过冲机制不同的是,这种机制不一定使器件失效,除非下列 3 种情况同时出现:

① 该二极管在开关循环中导通,这是一个必要条件,但非充分条件。作为一个同主器件反并联的双极型二极管,它首先要在导通过程中存储起少数载流子,然后才会在关断时产生反向恢复电流。该电流对主器件来说是一个附加的随时间变化的漏-源正向电流。尽管这事实上不会引起与 du/dt 有关的器件失效问题,但是主器件的安全工作区在此二极管反向恢复时有可能极大地缩小。

② 该二极管反向恢复很快,存储电荷的迅速消除将提高电流密度和峰值电场,对主器件的影响很大。

③ 该二极管的存储电荷是依靠一个足够高的再加电压消除的,该电压的幅值至少是主器件 BU_{DS} 额定值的 30%~50%。在二极管的反向恢复过程中,迅速上升的漏-源电压将存储电荷赶进沟道体区,也即寄生晶体管的基区。如果由此产生的晶体管发射极电流足够大,则在第二种 du/dt 失效模式中分析的二次击穿现象就会发生。

在功率 MOSFET 的大多数应用中都不会同时碰到上述 3 种情况,因而不存在二极管反向恢复引起的 du/dt 失效问题。这包括所有的单管电路和许多多管电路。下面是两个双管电路的例子,可以帮助我们了解什么情况下存在着这种失效模式,什么情况下不存在。

图 5-16 是一个双向直流电机的调速电路。电机的旋转方向决定于两个功率 MOSFET 当中的哪一个能够在栅极上收到脉宽调制(PWM)信号,而旋转速度通过改变驱动脉冲的占空因子来进行控制。当一个功率 MOSFET 工作时,另一个功率 MOSFET 的主器件不工作,但其体内的反并联二极管在工作,起换流作用。为了降低音频噪声,调速器的工作频率最好大于 20 kHz,因而要求器件的开关速率要高。双极晶体管难以达到这个要求,而功率 MOSFET 可以。




图 5-16 一个 PWM 直流电机调速器原理线路图

现在让我们来看看在图 5-16 所示的双管电路中,一个功率 MOSFET 的导通是怎样通过另一个功率 MOSFET 的二极管反向恢复过程把 du/dt 加到它的漏-源电极上去的。假定此时电机由功率 MOSFET V_1 驱动,功率 MOSFET V_2 不工作,每个开关循环都从 V_1 的导通开始。 V_1 把电流接到负载上去之后即关断,并在这个周期的剩余时间内保持关断状态。在 V_1 关断期间,感性负载通过 V_2 体内的反并联二极管 VD_2 从负电源获取电流。在 V_1 重新导通开始下一个开关循环时,负载电流重新由 V_1 供给, VD_2 关断。 VD_2 导通时, V_2 的漏-源电压即是 VD_2 的通态压降,它为一很小的负值; VD_2 关断时, V_2 的漏-源电压即迅速上升,直至接近于正、负电源的电压之和,因为这时 V_1 已经导通,其上的漏-源电压很小。这个电压即是消除 VD_2 的存储电荷的再加电压。图 5-17 是 V_1 和 VD_2 的电流波形以及 V_2 的漏-源电压波形。 V_1 电流波形的尖峰也是 VD_2 的反向恢复过程造成的,其反向恢复电流要由 V_1 从正电源获取。在这个例子中看到,由二极管的反向恢复在主器件漏-源间产生 du/dt 失效机制的 3 个条件都是存在的。这时,器件要承受很高的 di/dt 和 du/dt 。

第二个例子是一个半桥开关电源,其线路如图 5-18 所示。与图 5-16 所示的电机调速电路相比,这个电路的最突出特点是两个功率 MOSFET 交替开关。图 5-19 是该线路中一些主要器件的电流波形或电压波形。这些波形表明两个功率 MOSFET 的体内二极管基本上没起作用。虽然变压器漏感也会使每个体内二极管在对方主器件关断时导通,但是导通过程由于漏感能量很小而显得很短促,再加电压很低。加上寄生电感的作用,短暂导通的存储电荷不能很快消除,体内二极管的换流特性在这个电路中成不了多大问题。




图 5-17 一个 PWM 直流电机调速器的典型波形




图 5-18 一个半桥开关电源的线路原理图




图 5-19 半桥开关电源的理想波形

通过以上的讨论和两个实例的比较可以看出,为了避免出现与体内二极管的存在有关的 du/dt 效应,可以在电路中想些办法。例如对图 5-16 所示的直流电机调速电路,就可以给每个功率 MOSFET 串联一个肖特基势垒二极管,再给每组串联器件并联一个快速整流二极管,如图 5-20 所示。这样做了之后,体内二极管由于被串联的肖特基势垒二极管所阻断而不能在 V_1 关断时导通,不能满足前述 3 个条件中的第一个,因此可以避免在 V_2 中出现 du/dt 效应。当然,这种办法也有串联二极管的压降问题 and 多用器件带来的成本问题等等不利因素。另外一种办法是用缓冲器来限制 V_2 上的 du/dt 和再加电压。

为了更有效地防止由体内二极管引起的 du/dt 失效,还应在选择器件时注意它们的换流特性,了解所用器件的换流安全工作区(CSOA)。CSOA 不同于 SOA 是针对二极管换流可能引起的 du/dt 问题提出来的,反映了漏-源再加电压对二极管正向电流的限制。图 5-21 是一个没有在设计时特别考虑二极管引起的 du/dt 问题的功率 MOSFET 的 CSOA 曲线。曲线以左的区域即为安全工作区。参变量 di/dt 是二极管反向恢复过程初期的电流变化率,是前述 3 个条件中最后一个条件的反映。虽然图 5-21 所示的 CSOA 很小,但在设计时特别考虑了这个 du/dt 问题的器件有可能获得很大的 CSOA,甚至是矩形的 CSOA。因此,必要时对器件型号严加挑选是有益的。




图 5-20 不使 VD_2 导通的改良直流电机调速电路




图 5-21 一个 15A/60V 功率 MOSFET 的 CSOA

2. 静电效应

这里所说的静电效应,是指半导体器件因受静电放电(ESD——ElectroStatic Discharge)的损害而失效的一种消极机制。在一个 ESD 损伤过程中,静电源可能是器件本身,也可能是与之接触的外部带电物体,例如带电人体。人体的电容一般很小,只有 $50\sim 250pF$ 左右。由于这个缘故,人与带电物体接触时极易接受电荷处于高电位。在干燥环境中活动的人体很容易达到

数千伏乃至上万伏的高电位。所以人体是引起半导体器件 ESD 损伤的主要静电源。

ESD 损伤是半导体器件性能退化乃至完全失效的主要原因之一,场效应类型的器件尤其如此。虽然在器件设计时已针对 ESD 问题采取了一些保护措施,例如在 MOSFET 的芯片上集成输入保护网络,使失效率大大降低,但是在其他可靠性问题也都得到较好解决的情况下,ESD 问题仍然显得很突出。由于输入保护网络被 ESD 烧伤而引起的 MOSFET 失效仍在其总失效率分布中占 20%~50%。这就要求电路设计人员和调试人员对 ESD 问题给予充分的理解和重视。

ESD 损伤可能使器件短路、开路或参数漂移,以致令其突发性地完全失效。也可能只是使栅氧化层局部熔融或击穿,或使电极镀层局部熔化或蒸发,以致使器件特性退化,成为潜在的失效因素。造成这些损伤的机理可能是热效应也可能是电效应,这取决于器件在静电放电瞬间对地的绝缘程度。若器件某个电极与地短接,则放电瞬间有可能产生极强的电流脉冲,该电流脉冲产生的焦耳热有可能使其局部金属电极熔化,或在芯片中形成热斑诱发二次击穿,这属于热效应。若器件未接地,静电源不能通过器件对地放电,则器件就会接受并存储静电源的转移电荷,形成过电压,导致介质击穿,这属于电效应。在这些效应中,除了外部静电源的触碰和器件本身作为电容器存储电荷而外,外部静电场的感应也是诱发 ESD 的不可忽视的原因。由于这些过程的发生常常是在无意识的情况下无声无息地进行的,所以,就连器件的研究和制造人员也常常同使用人员一样,对 ESD 损伤问题感到难以置信和不可捉摸。

在一切半导体器件中,功率 MOSFET 对 ESD 的过敏性最强。这可以从表 5-2 中所列的 ESD 过敏电压范围中看出。ESD 过敏电压即 ESD 损伤阈值电压,定义为能够导致器件突发性完全失效的静电放电最低单脉冲电压,在工程中也可简单地定义为能够导致器件失效的静电放电最低电压。由于定义和测试方法不同,同种器件的结构和性能也不尽相同,因而表中数据有一定的分布范围。

表 5-2 几种主要器件的 ESD 过敏电压范围

器 件 类 型	过敏电压范围(V)	器 件 类 型	过敏电压范围(V)
功率 MOSFET	100~200	双极晶体管	380~7000
结型 FET	140~10 000	ECL 电路	500
互补 MOSFET	250~2000	晶闸管	680~1000
肖特基势垒二极管, TTL 电路	300~2500		

在各种类型的 MOSFET 中,输入电容较大者(例如大容量 VDMOS)对 ESD 的过敏性稍小一点。这种器件在栅极电压上升到 BU_{GS} 时需要吸收较多的能量。但是,正由于吸收的能量多,栅极电压一旦上升到 BU_{GS} ,栅氧化层的损坏也就更加严重,而一般功率 MOSFET 的 BU_{GS} 额定值又比较小,因此栅极的防静电损伤问题十分突出。图 5-22 是一个 100V/12A 功率 MOSFET 的输出特性曲线在遭受 ESD 损伤前后的变化情况,图中实线代表损伤之后,虚线代表损伤之前。显然,静电效应的影响是十分严重的。

功率 MOSFET 的 ESD 防护措施包括去静电和防止静电积累两个方面。由于电荷不能在绝缘体中运动,因而消除绝缘体中电荷的方法不同于从导体或半导体中消除累积电荷的方法。接地可以消除导体或半导体中的累积电荷,而绝缘体中的累积电荷则需要用电离空气来消除。因此,一个可靠的 ESD 保险工作环境不仅要有接地的导电工作台面、金属制的器件存放与传递容器、以及工作人员的接地装置(接地电阻 $1M\Omega$ 左右),还要有电离空气发送器。铬铁之类

带绝缘把的工装用具必须接地,而一切与工作无关的绝缘物品,例如纸张、塑料袋、水杯等必须从工作台上清除掉。同时,随时对工作区进行静电检查以便及时排除静电隐患也是十分必要的。当然,最重要的还是要对全体操作人员进行认真的 ESD 防护教育。




图 5-22 一个 100V/12A 功率 MOSFET 在 ESD 损伤前后的输出特性曲线

为了提高器件的抗 ESD 性能,制造厂家通常已在功率 MOSFET 器件内部采取了防静电措施,例如集成进去一个栅保护网络。但是,保护网络由于必须具有导通快、动态电阻小等特点,吸收或泄放能量的能力有限,因而本身因 ESD 过电流烧毁的可能性也是存在的。为保险起见,在不影响电路性能的前提下,不妨在栅-源之间外接电阻或 RC 网络以提高 ESD 过敏电压。除此之外,尚须注意如下几点:

① 器件储放环境保持温度在 $5^{\circ}\text{C}\sim 30^{\circ}\text{C}$ 之间,湿度在 40%~60% 之间为宜,不要改变原包装状态(用铝箔或黑色导电泡沫塑料使管脚短路的状态)。

② 从整机的使用环境分析可能引起 ESD 损伤的潜在静电源,采取措施尽力消除之。

③ 在装配过程中需要传递已装好功率 MOSFET 的印制板或部件时,只要还未用电阻元件或电感元件把栅极和源极连在一起,就必须首先将其装在抗静电容器,例如抗静电袋内,然后才能进行传递。

5.1.4 功率 MOSFET 的应用基础

与各种双极型电力电子器件相比,功率 MOSFET 从原理到性能都有很多独特之处。在电力电子电路中充分利用和发挥这些特长,可把电力电子技术推入一个新的阶段。功率 MOSFET 在线性放大和功率开关等方面的应用正在向深度和广度迅速发展,各种新颖电路不断问世。这里,仅就应用基础方面的栅极驱动和并联问题作一简略介绍。

1. 栅极驱动

驱动一个功率 MOSFET 就是驱动一个容抗网络。对在电力电子技术中通常使用的功率 MOSFET 共源开关,可以直接使用 CMOS(互补 MOS)电路或集电极开路的 TTL(晶体管-晶

体管逻辑)电路来进行栅极驱动。但是直接使用 TTL 而不附加任何电路或元件的驱动方式一般不能保证功率 MOSFET 工作在开关线性区。

比较简单又比较可靠的 TTL 驱动方式,是使用集电极开路的 TTL 按图 5-23 所示与功率 MOSFET 连接。这种方式可以产生足够高的栅压使器件充分导通,并保证较高的关断速度。由于外接负载电阻 R 须有一定大小以限制 TTL 的低电平输出晶体管的功率耗散,因而这种驱动方式的开通速度不够高。不过,对感性负载的开关电路来说,出于对动态损耗的考虑,关断速度的重要性就要强一些。




图 5-23 用集电极开路 TTL 驱动功率 MOSFET 的一种简易方式

图 5-24 所示的两种 TTL 驱动方式也是使用集电极开路的 TTL,但在 TTL 与功率 MOSFET 之间加了附属电路。图 5-24a)所示的驱动方式是对简易方式的一种初步改进,它不但能降低 TTL 器件的功率耗散,也能保证较高的开通速度。图 5-24b)所示的驱动方式可进一步改善驱动性能,不但关断时间可以进一步缩短,开通时间与关断时间的差别也通过互补电路而消除。同时,在这种驱动方式中的两个外接晶体管起着射极跟随器的作用,因而功率 MOSFET 永远不会被驱动到饱和区。由于互补方式增加了驱动功率,这种方式更适合于大功率 MOSFET 的驱动。

直接使用 CMOS 驱动功率 MOSFET 的优点是两者都可以用 $10\text{V} \sim 15\text{V}$ 电源供电。为了保证功率 MOSFET 在传导逐渐上升的连续电流时工作在开关线性区,至少要使其栅压超过 10V 。CMOS 也可用 $10\text{V} \sim 15\text{V}$ 电源供电,这就使电路设计人员得以直接将 CMOS 与功率 MOSFET 相接而不用任何附加电路,连外接电阻也不要。但是,由于 CMOS 能够提供的充电电流和能够接受的放电电流都很有限,因而对功率 MOSFET 的开关速度有所影响。虽然 CMOS 缓冲器接受功率 MOSFET 栅极放电电流的能力比标准 CMOS 栅高很多,但是提供充电电流的能力基本上还是一样。因此,跟使用集电极开路的 TTL 驱动功率 MOSFET 的情况类似,也可在 CMOS 与功率 MOSFET 之间增加如图 5-24 所示的界面电路,惟一的差别是不再需要外接电阻 R 。




图 5-24 用集电极开路 TTL 驱动功率 MOSFET 的两种改进方式

在某些情况下可以用脉冲变压器来驱动功率 MOSFET 的栅极。当驱动对象是全桥或半桥功率 MOSFET 或者带接地负载的 N 沟道功率 MOSFET 时,脉冲变压器可以提供必要的隔离。图 5-25a)所示电路是这种驱动方式中最简单的一例。此电路中的二极管起限制驱动晶

2. 功率 MOSFET 的并联

功率 MOSFET 的电流容量一般远不如双极器件的电流容量高,常常需要并联使用以增加传导电流或功率开关的能力。功率 MOSFET 正好有优越的可并联性,可以多个器件直接并联,而不需像 GTR 并联使用时那样要在发射极负载中串联适当的功率平衡电阻。

在功率 MOSFET 的下列工作模式中,并联器件之间的均流问题须给以充分的注意:

- ① 稳定导通时导电沟道全开的工作模式。
- ② 开关模式。
- ③ 体内二极管也传导电流的工作模式。
- ④ 线性放大模式。

下面主要就稳态过程中的均流问题讨论一下在并联电路设计中需要注意的问题。

在前面曾经指出,功率 MOSFET 与双极型功率器件不同,其通态电阻 R_{DS} 在管芯温度升高时不是减小而是增大,即温度系数为正。这个特点不仅使单个功率 MOSFET 器件免受热电二次击穿之害,也使并联在一起的多个功率 MOSFET 器件能够自然均流。当并联器件中出现分流不均的情况时,分流较大的器件会因为电流的热效应而有较高的管芯温度,其电流即会因为 R_{DS} 的相应增大而降低。

造成并联器件分流不均的主要原因是它们的 R_{DS} 不相等。上述均流机制的本质正是通过器件之间温差的形成来调整 R_{DS} 的大小,使之相等。由于功率 MOSFET 通态电阻的温度系数并不很大,因而在并联器件之间有 R_{DS} 的太大差距时,这种均流作用不是因为太大的温差难以维持而效果不佳,就是造成器件之间管芯温差过大。

跟任何一种半导体器件一样,功率 MOSFET 的多项工作特性都是温度的敏感函数,因而片面追求并联器件的高度均流而维持其较大温差并非善举。全面考虑电路或系统的最佳工作状态与可靠性,人们所需要的往往不是靠悬殊温差维持的高度均流效果,而恰恰是要降低由这种自然均流机制造成的最热管芯的温度。为此,在不影响总散热能力的前提下,应该让全部并联器件之间有最紧的热耦合。当然,最理想的情况莫过于选用的并联器件具有相等的 R_{DS} ,但在实际工作中这是办不到的。相同型号的一批器件总会有一定的 R_{DS} 分布范围,并联器件之间在管芯温度和电流分配上的不均匀性都会客观存在。电路和系统的设计人员必须对最坏情况下的管芯温度离散情况和电流分配不均的情况有所掌握,以便采取相应的措施。下面所要介绍的,就是根据待用器件的 R_{DS} 分布范围计算功率 MOSFET 并联使用时的均流特性的一种简易方法。由于通态电阻 R_{DS} 跟漏极电流 I_D 和管芯温度 T_j 之间互为函数关系,而 I_D 和 T_j 又与散热条件等多种因素有关,因而精确计算是比较困难的。这里介绍的,是从工程角度看来足够准确的一种近似方法。

在计算之前先要定好设计条件。条件不同,最后得到的结果也不相同。这些条件包括:

- ① 最高管芯温度 T_{jm} ,对于硅器件,一般规定 $T_{jm} = 125^\circ\text{C}$ 。这是允许 R_{DS} 最小的条件下器件可以达到的最高温度。
- ② 环境温度 T_a 和所用散热条件在器件功耗最大时能够维持的管壳温度 T_c 。
- ③ 选用器件在标准测试温度 T_{j0} 下的 R_{DS} 分布范围,即最大值 $R_{DS, \max}$ 和最小值 $R_{DS, \min}$ 。

需要计算的项目包括稳定工作状态中的最大与最小漏极电流和功耗,最高与最低管芯温度及相应的通态电阻。因为最大分电流将从 R_{DS} 最小的器件通过,该器件在最高允许温度 T_{jm} 下的功耗 P_D 和漏极电流 I_D 即是要求的最大功耗和最大漏极电流。其值可由公式

$$P_D = \frac{T_{jm} - T_c}{R_{\theta_{j-c}}} \quad (5-16)$$

$$I_D = \left(\frac{P_D}{R_{DS}} \right)^{1/2} \quad (5-17)$$

求出。式中, $R_{\theta_{j-c}}$ 代表器件从管芯到管壳的热阻,其值可由器件手册中查出; R_{DS} 应是 $R_{DS, \min}$ 在 T_{jm} 下的值,手册中查不到时可利用下式近似求得:

$$R_{DS} = R_{DS0} + C_T(T_{jm} - T_{j0}) \quad (5-18)$$

式中, R_{DS0} 表示通态电阻在已知温度 T_{j0} 下的大小,这里即标准测试温度下的 $R_{DS, \min}$, C_T 是通态电阻的温度系数。 C_T 本是 T_j 及 I_D 的函数,但从实际情况出发,常常忽略它对 T_j 和 I_D 的依赖性,利用器件手册中的有关曲线,把它当作一个常数来求值。例如利用不同 T_j 下的 $I_D - R_{DS}$ 曲线查出某个恰当 I_D 下的 T'_j 和 T''_j 所对应的 R'_{DS} 和 R''_{DS} , 则:

$$C_T = \frac{R'_{DS} - R''_{DS}}{T'_j - T''_j} \quad (5-19)$$

对并联器件中 R_{DS} 最大者进行以上各个项目的计算,即可求出 I_D 和 P_D 的最小值及其在稳定工作状态中的 R_{DS} 。但是这些器件的管芯温度 T_j 尚不知道,不能按照上述方法进行计算,只能采用迭代法。具体做法是先在 T_{jm} 和 T_c 之间试选一个温度 T_{j1} , 由式(5-18)算出相应的 R_{DS1} , 再按

$$P_D = \frac{U_{DS}^2}{R_{DS}} \quad (5-20)$$

算出相应的 P_{D1} 。式中, U_{DS} 是器件的漏-源电压,即通态压降,可用通态电阻最小的器件在 T_{jm} 下的计算值代替。利用试算出的 P_{D1} 和以下公式计算 R_{DS} 最大的器件的管芯温度相应值 T_{j2} :

$$\Delta T_{jc} = T_j - T_c = P_D R_{\theta_{j-c}} \quad (5-21)$$

$$\Delta T_{c-a} = T_c - T_A = P_D R_{\theta_{c-a}} \quad (5-22)$$

$$T_j = \Delta T_{jc} + \Delta T_{c-a} + T_A \quad (5-23)$$

式中, $R_{\theta_{c-a}}$ 是器件管壳至环境的热阻,可利用 R_{DS} 最小器件已经算出的 P_D 按式(5-22)求出。若算出的 T_{j2} 在合理的误差范围内与试算值 T_{j1} 相等,则 T_{j1} 及其相应的试算结果皆为所求,否则须用 T_{j2} 作为新的试算温度重新按上述步骤和公式计算一遍。如此重复迭代,直至计算过程收敛为止。

以上计算没有考虑高温器件与低温器件之间的热耦合。在并联器件之间有良好的热交换的情况下,高温器件的 T_j 会降低,低温器件的 T_j 会升高,而电流的分配均匀性则相应地有所削弱。由于管芯温度过高会使可靠性下降,因而并联使用功率 MOSFET 时应尽可能使器件之间有紧密的热耦合作用,例如将它们安装在同一个散热器上。模块和组件的生产单位一般都对这个问题做过认真考虑,并联使用功率 MOSFET 时应尽量选用模块或组件。

以上讨论的是静态过程中的均流问题。动态过程中由于缺少足够的有效电流使 R_{DS} 较低的器件得到必要的温升,因而上述均流机制在并联功率 MOSFET 的动态过程中不起作用。占空比很小和脉冲很窄的脉冲电路也有这个问题。这时,均流问题可以通过适当的栅极驱动电路来解决,这里不准备讨论。

功率 MOSFET 作为一种高性能的电力电子器件主要用于开关稳压电源、三相感应电动机的 PWM 变频调速系统、高频感应加热电源和超声波功率发生器以及脉冲功率放大器等新型电力电子电路和装置之中。除此而外,在计算机硬件设备中、汽车电子中、高保真的音响设备中以及电磁炉高频振荡器和荧光灯高频电子镇流器等家用电器的应用中,功率 MOSFET 都受到了极大地重视,显示了高速度、高线性度、高可靠度、以及低功耗、低成本等多方面的优越性。随着半导体器件理论和制造工艺的发展,功率 MOSFET 的耐压能力和电流容量有可能得到明显改善,工作频率和开关速度也有可能进一步提高,特别是在模块和组件方向的发展,必将为电路和系统设计人员提供更为广阔的用武之地。

5.2 IGBT、MCT 和 IPM

到此为止,我们已经对主要的双极型功率器件和单极型功率器件有了基本的了解,知道了这两大类器件各自的特长和不足。对于双极器件,由于有少数载流子注入对漂移区电导率的调制,其通流能力一般都很高,即便是高压器件,电流密度亦可达到 $200\sim 300\text{A}/\text{cm}^2$ 。这个基本特点使得双极器件总要比具有相同电压额定值和电流额定值的功率 MOSFET 尺寸小、价格低。但是双极器件也有一些严重的缺点。除了开关速度较低而外,开关过程中的功率消耗太大也是一个要害问题。在第 4 章中我们已经看到,对于 GTO 这样的双极型自关断器件,不但控制关断的门极电流较大,开关过程中的瞬时功耗更大。功率 MOSFET 的生命力在于它克服了这两个困难,但不幸的是它没有少数载流子的电导调制作用,以致于通态电阻较大,通流能力较小。一个 600V 功率 MOSFET 的最大电流密度一般只有 $10\text{A}/\text{cm}^2$ 左右。基于单、双极器件互为短长的这样一个事实,人们很容易想到应该把二者结合起来,取各方之所长构成一种新器件。这种新器件设计与制造技术就是双极-MOS 复合器件技术,简称 BiMOS 技术。

利用 BiMOS 技术可以形成多种器件结构。尽管双极器件(双极晶体管或晶闸管)的作用总是输运主电流,MOS 器件的作用总是控制开关,但是开关状态的控制方式仍有不同。有将单、双极器件按达林顿方式结合在一起,利用 MOS 器件的漏极电流控制双极器件开关状态的电流型控制方式,也有直接利用 MOS 栅控制双极器件导电沟道的电压型控制方式。在电压控制型的单-双极复合器件中,有只能控制开通不能控制关断的 MOS 栅晶闸管(MGT),也有既能控制开通也能控制关断的绝缘栅晶体管(IGT 或称 IGBT),以及由 IGBT 概念引出来的一些新型电力电子器件,例如 MOS 控制的晶闸管(MCT)或称 MOS 控制的 GTO。本节主要介绍 3 种具有代表性的、性能优越且已被实际应用证明具有广阔前景的 IGBT、IPM 和 MCT。IGBT 具有跟 GTR 一样的功率处理能力,跟功率 MOSFET 类似的开关特性。用它代替 GTR 应用于 PWM 变频调速,可使载波频率提高一个数量级,达到 20kHz 以上。MCT 是在 IGB 的基础上发展起来的,比 IGBT 的功率处理能力更高,达到晶闸管的水平,是目前的电力电子器

件中功率频率乘积指标最高的器件。虽然 MCT 目前陷于停滞状态,但是随着技术的发展进步,有理由相信:MCT 可能还会像当年的 MOS 器件和 GTO 那样经历过低谷甚至被判“死刑”,而最后又重现生机。值得高兴的是,近年来随着 NPT-IGBT 技术的出现,IGBT 已经突破两大难关:一是 2000V 的最高耐压关;二是 50kHz 的最高硬开关频率关。6500V/600A 的 NPT-IGBT 已经开始走向应用,可以工作于 150kHz 的 NPT-IGBT 也早已商品化生产。IGBT 不仅在性能上可以取代 GTR 的应用,而且正在向 VDMOS 及 GTO 应用领域发展。因此,可以说 NPT-IGBT 是一种主流开关电力电子器件。

5.2.1 IGBT 的基本结构和工作原理

一种由 N 沟道 VDMOS 与双极晶体管组合而成的 IGBT 的基本结构如图 5-27a)、图 5-27b)所示,其中图 5-27a)为铝栅结构 IGBT,图 5-27b)为硅栅结构 IGBT。如果把这两个结构剖面图与反映 VDMOS 基本结构的图 5-1 对照一下,不难看出这两种器件的上半部分基本上是完全相同的,只是在下半部分有明显差别:IGBT 比 VDMOS 多了一个 P^+ 层,从而多了一个大面积的 P^+N 结。仔细观察 IGBT 的每个器件单元,不难发现它们实际上都包含了两个双极晶体管:一个 P^+NP 晶体管和一个 N^+PN 晶体管。这两个晶体管的组合方式与晶闸管相似,我们同样把 P^+NP 晶体管的基区叫 N 基区,把 N^+PN 晶体管的基区叫 P 基区,但把前者的发射极当作 IGBT 的集电极,把后者的发射极当作 IGBT 的发射极。IGBT 的栅极就是 VDMOS 的栅极。

参照图 5-27a)、图 5-27b)可知,当 IGBT 的集电极相对于发射极加负电压时,由于 P^+N 结(j_1 结)处于反偏状态,因而不管 VDMOS 的沟道体区中有没有形成沟道,电流都不能在集电极与发射极间形成。由此可见,IGBT 由于比 VDMOS 多了一个 j_1 结而获得了反向电压阻断能力,反向阻断电压的高低决定于 j_1 结的雪崩击穿电压。IGBT 的正向阻断电压则主要由 j_2 结的雪崩击穿电压决定,因为在集电极相对于发射极加正电压而栅极对发射极短路时, j_2 结处于反偏状态而 VDMOS 的沟道体区中未能形成导电沟道。但是,若此时也对栅极加正电压,则当栅压足够高,以至栅极下面的 P 基区(沟道体区)表面反型形成导电沟道时,IGBT 即进入正向导通状态,因为此时电子可由 N^+ 发射区经反型沟道进入 N 基区。同时,由于 j_1 结处于正偏状态, P^+ 衬底将向 N 基区注入空穴。当正偏压升高时,注入空穴的密度也相应升高,直到超过 N 基区中的多数载流子密度为止。按照这种工作方式,只要栅压足够高,能使向 N 基区提供电子的导电沟道开得足够大,则 IGBT 的通态伏-安特性就与 PiN 二极管的通态特性没有多少差别。即便是阻断电压额定值很高的器件,其电流容量也能达到很高的水平。但是在栅压较低的情况下,由于反型层导电沟道的电导率升高不多,外加电压将主要降落在这个区域中,伏-安特性将如一般 MOSFET 那样显现饱和特征。显然,栅压越高,饱和电流越大。上述几种工作状态下的特性曲线如图 5-28 所示。图中,正向电流 I_F 主要由栅压 U_G 决定,而与正偏压 U_F 无关的区域叫有源区。

从图 5-28 中的特性曲线可以看到,对于已经处于正向导通状态的 IGBT,如果想令其转入关断状态,只须让栅压 $U_G = 0$ 就行了。这可以通过将栅极与发射极短路来实现。当 U_G 降至零时,P 基区表面正对栅极处不再能维持反型状态,因而导电沟道消失,切断了 N^+ 发射区对 N 基区的电子供给,关断过程开始。由于 IGBT 导通时有 P^+ 发射区向 N 基区注入少数载流子空

IGBT 中的寄生晶闸管也具有这一特性,则 $U_G=0$ 就不一定能把它关断,通态电流的大小也不好由 U_G 来控制。但 IGBT 事实上就是能通过让 $U_G=0$ 而关断,也能用 U_G 来控制 I_F 的大小,这说明它在导通时没让晶闸管起作用。对 IGBT 中寄生晶闸管作用的抑制是通过一定的设计手段来实现的。我们知道,晶闸管要导通必须满足 $\alpha_1 + \alpha_2 > 1$ 的条件;如果 $\alpha_1 + \alpha_2 < 1$,它不但不能导通,导通之后亦会自行关断,即不能自锁。由此可见,避免 IGBT 在导通之后也被自锁的设计要点,就是要保证 $\alpha_1 + \alpha_2 < 1$ 。这是通过适当减小 N^+ 发射区的尺寸和 P 基区的薄层电阻,使得 N^+P 结(j_3 结)在 IGBT 导通过程中的正向偏置电压总小于 0.7V(硅 PN 结的偏移电压)来实现的。这时,尽管 j_3 结被正向偏置, N^+ 发射区还是不能向 P 基区注入电子, N^+PN 晶体管的电流放大系数 $\alpha_2 = 0$ 。这就是说,尽管 IGBT 也含有 PNP 四层结构,但其集电极电流并未走晶闸管电流的常规路线, N^+ 发射区通过 P 基区表面的反型导电沟道直接向 N 基区输送电子。寄生晶闸管作用的有效抑制,保证了 IGBT 导通与关断的双可控性。如果 j_3 结在集电极相对于发射极加正电压时也能导通,并且由此引起 $\alpha_1 + \alpha_2 > 1$,则 IGBT 就不成其为 IGBT,而变成 MOS 栅晶闸管(MGT)了。MGT 与 IGBT 在结构上非常相近,实质性的差别就在 j_3 结上。

从以上对 IGBT 工作原理的定性描述不难看出,IGBT 具有通态电流密度高,正反向阻断力强,以及导通和关断双可控等特点。由于采用了 MOS 栅,不但输出特性完全可以控制,而且控制过程的消耗功率也非常低。跟功率 MOSFET 一样,维持导通或维持关断所需要的能量很小,只是状态转换时需要消耗一些能量。这些特点使得 IGBT 成为许多直流电力控制电路和交流电力控制电路的理想功率开关。

IGBT 属于 PNP 四层器件,其制造方法从结构上说主要有 3 种(以 N 沟 1200V 器件为例)。

(1) 同质单晶硅片制成非穿通型 IGBT(NPT-IGBT——Non Punch Through-IGBT)

它由低浓度 N 型硅通过扩散形成正面的高浓度 P 型层及 N^+ 型发射区层,然后在背面 N 型层上通过离子注入形成浓度不高、厚度较薄(小于 $10\mu\text{m}$)的 P 型层,最后构成 PNP 四层器件,如图 5-29a)所示,此图中采用的是多晶硅栅结构。由于无需较厚的外延底层及 N^+ 缓冲层,器件硅片总厚度较薄($100\mu\text{m}$ 左右),但是其阻断电压的高阻 N 层相对较厚(如图 5-29a)中波浪线所示),所以它的穿通击穿电压高于雪崩击穿电压,在加阻断电压发生雪崩击穿前不会发生穿通击穿,故称其为非穿通型 IGBT。其结构特点是在具有优质单晶结构的低浓度 N 型硅片上通过扩散、离子注入工艺完成整个器件制造,没有晶格排列不整、质量欠佳的异型外延层,因此其开关安全工作区宽阔呈现矩形,在高压大电流区不收缩,而在高阻厚 N 型区不掺易随温度变化而变化的金、铂等少数载流子复合中心,因此其高温性能稳定优越。另一个特点是其引入双极电导调制效应的集电极侧 P 区浓度不高,因此 P 侧向 N 侧注入的少数载流子空穴较少,少子复合较快,NPT-IGBT 的开关速度因而较快。双极电导调制效应的减弱似乎应该使其通态压降增大,但是实际上只是略微大些,因为 NPT-IGBT 所必需的微米级线条精度的生产设备使得其单位面积的元胞数大幅度增加,相当于虽然每个小元胞 IGBT 的等效电阻变大了,但是并联的 IGBT 小元胞数量也增加了,因此由多元胞并联而成的 NPT-IGBT 的通态压降只是略微大些。PN 结的 P 侧浓度不高而使得 P 侧向 N 侧注入的少数载流子空穴较少,即引入的双极负温度系数成分较少。这样由很多元胞并联的 NPT-IGBT 的通态压降的温度系数在较小电流时的负温度系数变为正常使用电流时的正温度系数,因而其高温电流分布均匀,性能稳

定。由此而构成的具有电流传感功能的 Sense IGBT 具有更准确的电流传感功能。低压 600V 的 NPT-IGBT 制造更为困难,因为芯片太薄,操作易碎。1989 年西门子公司提出 NPT-IGBT 概念,并在 1996 年率先推出 1200V NPT-IGBT 后,于 1999 年(现为 Infineon 公司)推出 600V/50A 的 NPT-IGBT,其通态压降为 1.95V,关断时间为 30ns。NPT-IGBT 的出现是功率 MOS 器件技术上的重大突破,因为它使得互相矛盾难以协调的各个参数性能全面明显改善,使高温高功率时的可靠性在真正意义上得以提高。由于没有厚衬底高阻外延工艺,容易将器件成本较大幅度地降下来。惟一需要付出的代价是制造 NPT-IGBT 的设备线精度极高($0.3\mu\text{m}$ 以下),非常昂贵,并非所有公司都有能力生产。NPT-IGBT 是 100 kHz 频率范围以内中大功率电力电子应用的主流开关器件。NPT-IGBT 目前已经可以做到 6500V/600A 的水平。关于 NPT-IGBT 的更多内容参见附录 2。近年来,主要为了使得 NPT-IGBT 的通态压降进一步降低,Infineon 公司在 NPT-IGBT 的技术基础上又发展了两种新 NPT-IGBT 技术的派生结构。一种叫沟槽栅 NPT-IGBT(Trench NPT-IGBT);另一种叫电场截止缓冲层 NPT-IGBT(Field Stop NPT-IGBT)。沟槽栅 NPT-IGBT 的结构是由沟槽栅 VDMOS 的结构演化而来,只需将图 5-3 中的 N^+ 衬底层变为 P 型离子注入层, N^- 外延层变为本底单晶硅片层即可。而电场截止缓冲层 NPT-IGBT 的结构就是在图 5-29a)所示的 NPT-IGBT 的 P 层集电区层与 N^- 本底层之间再增加扩散一层比 N^- 本底层浓度略高一些的 N 缓冲层(该 N 缓冲层比图 5-29b)所示的 PT-IGBT 中的 N^+ 缓冲层的浓度要低),该层叫做电场截止(Field Stop)缓冲层。此时从本质上说,电场截止缓冲层 NPT-IGBT 应该是穿通击穿电场结构类型的器件,但是它没有用穿通型 IGBT(PT-IGBT,见下述)的外延工艺,而仍然采用标准 NPT-IGBT 的单晶硅片的扩散及离子注入工艺,因而电场截止缓冲层 NPT-IGBT 在保持标准 NPT-IGBT 的优点的同时,又吸收了 PT-IGBT 的 N^- 层可做得较薄、通态压降较小的最大优点。电场截止缓冲层 NPT-IGBT(FS NPT-IGBT)可将芯片厚度减小 1/3,通态压降减小到 2V 以下,并使得开关损耗减小 20%。FS IGBT 可以理解为 NPT-IGBT 与 PT-IGBT 的复合结构,但在名称上仍称其为 NPT-IGBT。这是 Infineon 公司在 IGBT 技术上的最新进展,他们将 Trench NPT-IGBT 技术与电场截止缓冲层 NPT-IGBT 技术联合应用,称其为薄片 IGBT 技术。

(2) 传统外延法制成穿通型 IGBT(PT-IGBT——Punch Through-IGBT)

如图 5-29b)所示,在较厚(约 $500\mu\text{m}$)的高浓度 P^+ 衬底硅片上外延生长一 N^+ 缓冲层(约 $10\mu\text{m}$),再外延生长一厚 N^- 层(约 $100\mu\text{m}$),在其上扩散 P 型层,然后再在 P 型层上扩散 N 型发射极层,形成 PNP 四层器件。PT-IGBT 的 N^- 层浓度较低,且有一 N^+ 缓冲层,所以它的穿通击穿电压低于雪崩击穿电压,在加阻断电压发生穿通击穿前不会发生雪崩击穿,故称其为穿通型 IGBT。由于其硅片较厚,制造工艺复杂,价格比 NPT-IGBT 高。其惟一优点是通态压降较小。在高频(20 kHz)高温(T_c 在 $60^\circ\text{C}\sim 80^\circ\text{C}$)状态开关工作时,PT-IGBT 的内在缺陷就会暴露,具体表现为:拖尾电流随温度升高而明显增大,且拖尾时间增长,极易造成应用时的短时桥臂直通;通态压降、阈值电压及关断时间等关键参数随温度升高而恶化,且参数变化的一致性较差;其开关安全工作区和短路安全工作区在高压大电流时不能保持为矩形而呈圆弧状收缩,在高温时收缩更大,这使得高频高温时 PT-IGBT 的失效率明显增加。因此,PT-IGBT 适合于低频低温开关工作。如果不能采取技术改进措施的话,20 世纪 90 年代前期(1991~1996 年)流行的 PT-IGBT 必然会被 NPT-IGBT 所取代。




图 5-29 NPT-IGBT(图 a)和 PT-IGBT(图 b)的结构剖面示意图

(3) 硅片直接键合法制成 SDB-IGBT(Silicon Direct Bonding-IGBT)

1986年由日本人提出硅片直接键合 IGBT, SDB-IGBT 集电极侧的 PN 结是由一块 P⁺硅片和一块 N⁻型硅片(约 100μm)在高温高压下通过硅片直接键合工艺而得到,此 N⁻型硅片在键合前先用离子注入法注入一薄层磷,使其形成一薄层 N⁺缓冲层(小于 10μm)。最后在 N⁻层上扩散 P 型层及 N 型发射极层,形成 PNPN 四层器件。SDB-IGBT 不用外延即可获得与 PT-IGBT 相似的浓度结构(参见图 5-29b))。SDB-IGBT 器件性能既具有 NPT-IGBT 的坚固可靠、低价格的优点,又具有 PT-IGBT 特有的低通态压降特点。但是大面积的 P⁺硅片和 N 型硅片键合质量是否一致过关,是其大功率模块器件推广应用的关键。目前, Fairchild 公司已有小功率单管投向市场。

5.2.2 IGBT 的工作特性

由于 IGBT 是用 MOS 栅控制双极电流,对其工作特性的分析方法与对其他电力电子器件工作特性的分析方法很不一样。这里着重从应用的角度对其静态特性、动态特性和高温特性做一简单分。在这些分析过程中,自然认为器件设计人员已经对寄生晶闸管做了有效抑制。

1. 静态特性

为了分析 IGBT 在稳定导通状态下的伏-安特性,必须首先建立合理的等效电路。图 5-27c)是一种考虑了寄生晶闸管的等效电路。图 5-27 中的 R_s 代表上晶体管的发射极-基极短

路电阻,其值由 P 基区的薄层电阻和 N^+ 发射区的厚度及宽度决定。如果 R_s 很小,以致短路电流在其上产生的压降不足以使 j_3 结导通,则可认为该等效电路中的上 NPN 晶体管形同虚设,应予以取消。对寄生晶闸管作用已经得到有效抑制的 IGBT 进行静态伏-安特性分析时,可采用图 5-30 中所示的两种等效电路中的一种。图 5-30a) 所示的等效电路把 IGBT 看成是由一个 PiN 二极管(G 层指接近于本征浓度的极低浓度的 N 层)和一个功率 MOSFET 串联组合而成,而图 5-30b) 所示的等效电路则把 IGBT 看成是一个用 MOS 管驱动的长基区 PNP 晶体管。虽然后一种模型比前一种模型对 IGBT 的特性描述更完整,但从使用器件的角度考虑,前一种模型较为简单,且足以帮助我们对多种情况下的 IGBT 静态特性进行定量分析。因此,这里只讨论图 5-30a) 所示的等效电路。值得一提的是,任何一种器件等效电路都只能用来帮助我们重点分析器件某一方面的特性,不可认为在实际应用中可以用分立元件按图连接代替这种器件。




图 5-30 分析 IGBT 通态特性的 PiN/MOSFET 等效电路(图 a)和 PNP/MOSFET 等效电路(图 b)

不同栅压 U_G 下的通态伏-安特性,如图 5-31 所示。图 5-31 的基本特征也是线性的。图中曲线,特别是高栅压曲线的明显转折特征,是 IGBT 有别于功率 MOSFET 的特征之一,是 PiN 二极管的作用结果。由于 j_3 结在其电压低于二极管开通电压时不能向 N 基区注入少数载流子空穴,因而即便在高栅压下集电极电流也很小。这个情况说明了少数载流子注入对提高功率器件电流容量的重要性。




图 5-31 立足于 PiN/MOSFET 等效电路的 IGBT 通态工作特性

当 MOSFET 的沟道随着漏-源电压的增高而被夹断时,IGBT 的集电极电流 I_c 即是 MOSFET 的饱和漏-源电流,按式(2-17)可表示为:

$$I_c = \frac{\mu_{ns} C_{ox} Z}{2L} (U_G - U_T)^2 \quad (5-24)$$

其值只与 U_G 有关而与 U_F 无关。该式描述的是 IGBT 通态特性中的饱和区,如图 5-28 所示。

综上所述,PiN/MOSFET 模型能够比较全面地反映 IGBT 的静态伏-安特性。由此模型还对 IGBT 得出下列重要结论:

- ① IGBT 不适合于在要求器件的压降低于 0.7V 的场合下使用,因为 j_1 结不导通时其电流容量很小。
- ② 当 MOSFET 部分的导电沟道充分开启,IGBT 的集电极电流主要由 PiN 二极管部分决定时,其通态伏-安特性为指数函数,而功率 MOSFET 和 GTR 皆为线性特性。因此,在同样的耐压额定值下,使用 IGBT 比使用功率 MOSFET 和 GTR 都更容易通过较大的电流,获得更大的功率输出,实验事实也证明这个结论是确信无疑的。对于 600V 等级的器件,IGBT 能够承受的最大电流密度一般是功率 MOSFET 的 20 倍左右,是 GTR 的 5 倍左右。
- ③ 由于 IGBT 的集电极电流额定主要受 PiN 二极管限制,因而击穿电压高的 IGBT 器件电流容量较低。高耐压器件的 N 基区较宽。

2. 动态特性

IGBT 是一种自关断器件,而且是一种用电压控制开关的双极型自关断器件,其关断过程中的动态特性显然是既不同于 GTR 和 GTO,也不同于功率 MOSFET。

为了从正向导通状态转入正向阻断状态,IGBT 的栅极通过外电路与发射极相接,以便让栅电容放电。当栅电压下降到 MOSFET 的开启电压 U_T 以下时,沟道反型层即自行消失, N^+ 发射区不能向 N 基区输送电子,电子电流 I_e 为零。如果栅压回路中的放电电阻 R_G 很小,栅压可能突然下降至零,则 I_e 亦可突然消失。但是,由于 P^+ 发射区通过 j_3 结注入 N 基区的空穴流 I_h 并不突然消失,因而集电极电流 I_C 不能突然一降到底,而是首先突然失去 I_e 部分,然后随着 I_h 的逐渐衰减而下降至零。

IGBT 关断过程中的电流和电压随时间变化的基本情况如图 5-32 所示。 I_C 在时刻 t_0 突然下降的幅度 ΔI_C 决定于 PNP 晶体管的电流放大系数 α_1 , 即:

$$\Delta I_C = I_e = (1 - \alpha_1) I_C \quad (5-25)$$




图 5-32 IGBT 关断过程中的集电极电流 I_C 和集电极电压 U_C 变化情况

关断过程中集电极电压 U_C 的变化情况取决于负载的性质。如果是阻性负载,则 U_C 曲线的形状就是 I_C 曲线形状的反演。如果是感性负载,则 U_C 的陡然上升通常会过冲,在超过外加电压 U_C 后再降回到 U_C 。在这种情形下,IGBT 所承受的 du/dt 冲击是比较高的,只是由于关断过程

中的电流分布比较均匀,所以设计较简单的缓冲器将过冲电压限制住就能正常工作。

因为关断过程中栅压 U_G 的下降速率决定于放电电阻 R_G 的大小,所以改变外电路中的 R_G 值可以改变关断初期的 I_C 下降速率。 R_G 越大, I_C 的初期衰减也就越慢。由于在减缓了的 I_C 初期衰减过程中会有些注入 N 基区的空穴因复合而消失,因而 I_h 衰减时的初始值也会随着 R_G 的增大而下降。这就是说,电路设计人员可利用 R_G 来调整关断过程中的 di/dt 。高速 IGBT 器件的 ΔI_C 较大,利用 R_G 控制一下 di/dt 是很必要的。

IGBT 的关断时间 t_{off} 定义为 I_C 下降至 0.1 倍稳态值时所经历的时间。 I_C 的下降过程主要是 N 基区中少数载流子的复合过程,因而 t_{off} 首先决定于 N 基区中少数载流子的寿命,这是器件的设计制造人员所关心的问题。对于使用人员来说,需要了解的是 t_{off} 也是 U_C 和 I_C 的函数。当 U_C 升高时, t_{off} 相应地有所延长,这是 U_C 越高耗尽层越宽的自然结果;而 I_C 增大时, t_{off} 反而缩短的实验事实则似乎不太好理解。一种说得过去的解释是,由于 PNP 晶体管的电流放大系数 α_1 随着 I_C 的增大而减小,因而 ΔI_C 按式(5-25)必明显增大,从而减少了 I_C 缓慢衰减至 0.1 倍稳态值所需要的时间,如图 5-33 所示。图 5-33 中假定 I_C 的增加部分全部加在 ΔI_C 上,因而降到 0.1 I_C 所需要的时间自然就要缩短一些。




图 5-33 说明同一 IGBT 器件在 I_C 增大时 t_{off} 缩短的情况

在 IGBT 的器件制造工艺中,一般采用电子辐照技术来缩短 N 基区中的少数载流子寿命,从而缩短器件的关断时间,提高其工作频率。但是,少数载流子的寿命缩短之后,其扩散长度亦相应缩短,对 N 基区电导率的调制作用相应减弱,其结果使 IGBT 在同一正向电流下的通态压降升高,因而通流能力降低。一般说来,一个额定值为 400V/10A 的 IGBT 器件在 t_{off} 为 $3\mu s \sim 10\mu s$ 时正向压降只有 2V 左右,而当 t_{off} 降至 $0.1\mu s \sim 0.5\mu s$ 范围时正向压降则增至 3~5V。

击穿电压与正向压降和关断时间也是十分矛盾的参数。高压器件的 N 基区必须有足够的宽度和较高的电阻率,这将引起正向压降的升高和关断时间的延长。1200V 器件的 t_{off} 一般不大容易做到 $0.5\mu s$ 以下。在实际应用中,需要根据具体情况合理选择器件参数。

3. 高温特性

IGBT 具有卓越的高温通态特性,在散热器温度接近 $200^\circ C$ 的情况下也能正常工作,特别适合于环境温度很高的恶劣工作条件。图 5-34 是一个 IGBT 实验器件在保持集电极电流 I_C 固定不变的条件下,正向压降随环境温度变化的测试曲线。该实验器件在 I_C 不超过 5A 时,正向压降随着温度的升高而下降,这与功率 MOSFET 在相同的温度变化范围内压降成倍增加的情况形成鲜明对照。在环境温度偏高的应用中,功率 MOSFET 只能降格使用,而 IGBT 的载

流能力反而略有增加。但是, 正的温度系数有益于防止热电二次击穿以及在并联使用时自动均流, 这是功率 MOSFET 优于双极器件的地方。IGBT 在这方面也并不逊色, 因为它在大电流工作条件下的正向压降也是随着环境温度的升高而增大, 如图 5-34 所示, 器件在 I_C 超过 9A 时的情况那样。由于在不同的 I_C 范围内 U_C 随温度变化的趋势不同, IGBT 可以在某个特殊通态电流下工作时保持压降不随温度变化, 如图 5-34 中 $I_C = 7A$ 的曲线所示。

实际器件的正向压降在多大 I_C 下改变温度系数的符号, 取决于器件负载电流的设计能力, 通常在其 I_C-U_C 特性从指数函数形式向线性函数形式转变时的过渡范围内, 因而大体上与其正向电流的直流额定值相等。

虽然环境温度的升高能够在一定范围内改善 IGBT 的通态特性, 但对动态特性却会带来不良影响。图 5-35 中的实验曲线表明, 一个在室温下的关断时间不到 $18\mu s$ 的器件到 $150^\circ C$ 时的关断时间已增至 $25\mu s$ 左右。关断时间随着温度的升高而延长, 从根本上与 N 基区的少数载流子寿命随着温度的升高而延长有关。少数载流子寿命的延长, 一方面增加了复合过程经历的时间, 另一方面增大了 PNP 晶体管的电流放大系数, 使集电极电流在关断之初陡然下降的部分 ΔI_C 减小, 如图 5-35 中的插图所示。




图 5-34 一个实验 IGBT 器件在不同正向电流下的正向压降随环境温度变化的情况




图 5-35 IGBT 关断时间随温度升高而延长(早期实验数据)

温度升高对 IGBT 的另一消极影响是有可能造成栅控失灵。在前面曾指出,IGBT 之所以能够通过栅压的变化改变 I_c 的大小或转入关断状态,关键之处在于有效地避免了寄生晶闸管的自锁。不过,这是指正常工作状态而言。研究表明,当通过 IGBT 的电流过大时,寄生晶闸管的自锁仍有可能发生,这时 IGBT 即会失去栅压对它的控制。使 IGBT 自锁的集电极电流也可称之为擎住电流,其值在室温下一般是平均工作电流的 6 倍以上,但在温度升高时会严重下降。因此 IGBT 在高温下容易因为自锁而失控。擎住电流在高温下变小的主要原因是 NPN 和 PNP 两个晶体管的电流放大系数都在高温下增大,而 P 基区的电阻随着温度的升高而增大也对自锁条件的形成起一定作用。

图 5-36 所示是一个 IGBT 实验器件在不同温度下测出的擎住电流变化趋势曲线,数据是在带阻性负载的动态条件下测出来的。在温度由室温上升到 150°C 时,擎住电流下降了一倍。在感性负载的开关过程中也能观察到类似的情况。不过,器件研究者们对 IGBT 在高温下容易自锁的问题已经有所重视,在设计和制造中采取了一些有效措施来提高擎住电流,特别是高温工作环境中的擎住电流。市售的 IGBT 器件一般在 125°C 以下不会出现自锁现象, 200°C 时的擎住电流仍高达其平均工作电流的 10 倍左右。




图 5-36 IGBT 擎住电流随着温度的升高而下降

4. 特性参数表

作为对上述内容的一个简练小结,现将两种 IGBT 产品的主要特性参数列于表 5-3。在实际应用中,IGBT 多以半桥臂模块形式出现,这里列举常用的两个产品模块:一为 NPT-IGBT 桥臂模块(BSM50GB120DN2),一为 PT-IGBT 桥臂模块(CM75DY-24H)。

表 5-3 两种 IGBT 产品的特性参数

参 数 名 称	符号(单位)	BSM50GB120DN2 (SIEMENS 公司)		CM75DY-24H (MITSUBISHI 公司)	
		数 值	测 试 条 件	数 值	测 试 条 件
集电极-发射极电压	$U_{CES}(V)$	1200	$T_j = 25^\circ C$	1200	$T_j = 25^\circ C$
栅极-发射极电压	$U_{GES}(V)$	± 20		± 20	
集电极通态电流	I_C (直流)	78		75	
	I_{CP} (峰值)(A)	156		150	
集电极最大功耗	$P_C(W)$	400		600	
栅极漏电流	$I_{GES}(\mu A)$	≤ 0.2	$U_{GE} = 20V, U_{CE} = 0$	≤ 0.5	$U_{GE} = (20V, U_{CE} = 0)$
集电极断态电流	$I_{CES}(mA)$	1.0	$U_{CE} = 1200V, U_{GE} = 0$	≤ 1	$U_{CE} = 1200V, U_{GE} = 0$
栅极-发射极开通电压	$U_{GE(th)}(V)$	4.5~6.5	$I_C = 2mA, U_{CE} = U_{GE}$	4.5~7.5	$I_C = 7.5mA, U_{CE} = 10V$
集电极-发射极饱和电压	$U_{CE(sat)}(V)$	2.5	$I_C = 50A, U_{GE} = 15V$	2.5	$I_C = 75A, U_{GE} = 15V$
输入电容	$C_{ies}(pF)$	3300	$U_{CE} = 25V, U_{GE} = 0$ $f = 1MHz$	$\leq 15\ 000$	$U_{CE} = 10V, U_{GE} = 0$ $f = 1MHz$
上升时间	$t_r(ns)$	56	$U_{CC} = 600V$ $U_{GE} = \pm 15V$ $I_C = 50A$ $R_G = 22\Omega$ $T_j = 125^\circ C$ 感性负载	≤ 350	$U_{CC} = 600V$
开通时间	$t_{on}(ns)$	100		≤ 500	$U_{GE} = \pm 15V$ $I_C = 75A$
下降时间	$t_f(ns)$	70		≤ 350	$R_G = 4.2\Omega$ $T_j = 25^\circ C$
关断时间	$t_{off}(ns)$	450		≤ 600	阻形负载
反并联二极管正向压降	$U_F(V)$	2.3	$I_F = 50A, U_{GE} = 0$	≤ 3.5	$I_F = 75A, U_{GE} = 0$
二极管反向恢复时间	$t_{rr}(\mu s)$	0.2	$I_F = 50A, U_{GE} = 0$ $V_R = -600V, T_j = 125^\circ C$ $di_F/dt = -800A/\mu s$	≤ 0.25	$I_F = 75A, U_{GE} = 0$ $V_R = -600V, T_j = 25^\circ C$ $di_F/dt = -150A/\mu s$
热阻	$R_{\theta j-c}(^\circ C/W)$	≤ 0.3	—	≤ 0.21	—
最大允许结温	$T_j(^\circ C)$	150	—	150	—

表中参数如未指明,均为 $25^\circ C$ 结温时测试的。

5. IGBT 模块的栅极驱动

(1) IGBT 驱动电路

IGBT 要加栅极电压才能使得集电极和发射极之间导通。栅极电压可由不同的驱动电路产生。当选择这些电路时,必须基于以下的参数来进行:器件关断偏置的要求、栅极电荷的要求、驱动稳定性和电源情况。以下为一推荐驱动电路,见图 5-37,适用于较大电压的开通偏置及关断偏置。因为 IGBT 栅极-发射极阻抗大,故此可使用 MOSFET 驱动技术来驱动 IGBT,不过由于 IGBT 的输入电容较功率 MOSFET 稍大,IGBT 的关断偏压应该比许多功率 MOSFET 驱动器提供的偏压更大。




图 5-37 典型的 IGBT 栅极驱动电路

(2) 栅极驱动电压

开通时,建议使用一个 $15V \pm 10\%$ 的正栅极电压。这个值足够令 IGBT 完全饱和导通,并使通态损耗减至最小,同时也限制了短路电流和它所带来的功率应力。在任何情况下,开通时的栅极驱动电压,不应超出 12V 至 20V 的范围。当栅极电压为零时,IGBT 处于关断状态。但是,为了保证 IGBT 在集电极-发射极电压上出现 du/dt 噪声时仍保持关断,必须在栅极上施加一个关断负偏压,采用负偏压还减少了关断损耗。IGBT 的负偏压应一般在 $-5V$ 至 $-15V$ 范围之内。一般 IGBT 模块并不适合应用于线性工作状态。只有在 IGBT 处于极快开关工作瞬间时,它的栅极上才可加 3V 至 11V 的栅压。

(3) 串联栅极电阻(R_G)

选择适当的栅极串联电阻对 IGBT 栅极驱动相当重要。IGBT 的开通和关断是通过栅极电路的充放电来实现的,因此栅极电阻值将对 IGBT 的动态特性产生极大的影响。数值较小的电阻使栅极电容的充放电较快,从而减小开关时间和开关损耗。图 5-38a) 和 5-38b) 显示出开关时间和开关损耗与栅极电阻的关系。




图 5-38 开关损耗与栅极电阻的典型关系(图 a)、开关时间与栅极电阻的典型关系(图 b)

当发生短路时或在跨接 IGBT 的续流二极管关断期间,施加于 IGBT 及其集电极-栅极电容上的 du/dt 可导致有电流流过栅极电路。假如此电流足够大,在栅极电阻间产生电压,可导致 IGBT 误开通。所以,较小的栅极电阻增强了器件工作的驱动稳定性(可避免 du/dt 带来的误开通),但与此同时,它只能承受较小的栅极噪声,并导致栅极-发射极电容与栅极驱动导线的寄生电感产生振荡问题。此外,较小的栅极电阻还使得 IGBT 的开通 di/dt 变大。这会导致

较高的 du/dt , 增加了 FWD 恢复时的浪涌电压。考虑到上述的所有因素后, IGBT 应用手册一般给出栅极串联电阻的推荐数值。该推荐数值一般有最小值和最大值两个数值。此数值的最小值是用来测定其所有样本参数和特性用的标准电阻, 其最大值用来灵活地减慢开关速度, 并防止潜在的振荡问题而又不会落入线性工作状态。同时, 在低频应用的情况下, 开关损耗不成为一个重要考虑因素时, 栅极电阻增大可提供一个较慢的开关速度, 这时, 减少瞬态电压和栅极驱动电流的要求经常成为一个重要因素。栅极串联电阻的范围为 $1\Omega \sim 400\Omega$, 一般为 $3\Omega \sim 30\Omega$ 之间。IGBT 的容量越大, 栅极串联电阻应该越小。

(4) 栅极驱动功率要求

IGBT 的开关过程要消耗来自栅极电源的功率, 其功耗受栅极驱动负、正偏置电压的差值 ΔV_{GE} , 栅极总电荷 Q_G 和工作频率 f 的影响。栅极驱动电源的功率由图 5-39 所示的 IGBT 栅电荷曲线来计算比较方便。




图 5-39 IGBT 开关时的栅极总电荷

IGBT 驱动电源的最小峰值电流 I_{GPK} 为:

$$I_{GPK} = \pm \frac{\Delta V_{GE}}{R_G} \quad (5-26)$$

电源的平均功耗 P_{AV} 为:

$$P_{AV} = \Delta V_{GE} \times Q_G \times f \quad (5-27)$$

其中, $\Delta V_{GE} = V_{GE(on)} + |V_{GE(off)}|$

Q_G = 栅极总电荷 (见图 5-39)

f = 开关频率

(5) 栅极驱动布线的几点考虑

栅极驱动布线对防止潜在的振荡, 减慢栅极电压的过冲上升, 减少噪声损耗有很大的影响。故栅极布线的设计必须依从下列指导。

① 布线必须将驱动器的输出级和 IGBT 之间的寄生电感减至最低, 这相当于将图 5-40 阴影部分内的环路面积减至最低。

② 必须正确放置栅极驱动板和屏蔽栅极驱动电路,防止功率电路和控制电路之间的感性耦合。

③ 推荐采用辅助发射极端子连接栅极驱动电路。

④ 当驱动 PCB 板和 IGBT 控制端子不可能作直接连接时,建议采用双绞线或带状线连接。

⑤ 栅极箝位保护电路必须也按低电感布线,并尽量放置于 IGBT 模块栅极发射极控制端子附近。

⑥ 由于 IGBT 的开关会使相互电位改变,PCB 板的条线之间不宜彼此太过接近。过高的 du/dt 会由寄生电容耦合噪声。若在布线时无法避免条线交叉或平行,必须采用屏蔽层以做保护。

⑦ 在高边的各栅极驱动电路之间,高边和低边的栅极驱动电路之间和控制电路之间的寄生电容可产生耦合噪声的问题。电源变压器的各线圈之间的电容,亦可能是耦合噪声的另一来源。故必须进行适当的测量以降低这些寄生电容。一般来说,高边驱动电路之间、高边和低边驱动电路之间的寄生耦合电容应该小于 100pf。

⑧ 若使用光耦作为隔离及传输高边栅极驱动信号,其最小共模抑制比必须为 10 000 V/ μ s。

⑨ IGBT 在集电极、发射极之间加有高压(>100 V)时,严禁栅极悬空开路。否则,IGBT 将炸毁。




图 5-40 IGBT 栅极驱动高频布线回路示意图

5.2.3 MCT

MCT 的全称是 MOS 控制的晶闸管(MOS Controlled Thyristor),也有人叫做 MOS 控制的 GTO,是一种集成度远高于 GTO 且以晶闸管-MOSFET 复合器件为集成单元的大功率集成开关器件。图 5-41 是这种集成单元的结构示意图。一个性能优良的 MCT 的并联单元密度大约是 400 000/cm²,因而其 MOSFET 的沟道长度为亚微米级,可见 MCT 的问世是微电子技术 与 电力电子技术相结合的产物。

与 GTO 相比,MCT 的集成单元本身已是一个比较复杂的 BiMOS 集成器件。在 PNP 四 层结构的表面,不难看出有两个沟道极性相反的共栅 MOSFET。图 5-41 中分别用开通沟道和

关断沟道来指示这两个 MOSFET。MCT 的开关特性由于有这两个 MOSFET 的存在而获益匪浅。

MCT 的开通与普通晶闸管一样,既可通过门(栅)极触发,也可用足够高的阳极-阴极电压使 j_2 结雪崩击穿而进入导通状态。采用触发方式时必须对栅极加正电压,这时在 P 基区的表面形成把 N 发射区和 N 基区连接起来的 N 型导电沟道,即所谓开通沟道。沟道电流使 P 基区电位升高, j_2 结由反偏状态转入正偏状态,于是主电流按图中箭头所指的方向从阳极流向阴极,晶闸管导通。与 IGBT 不同的是,MCT 的主电流是直穿两个晶体管,只要自锁条件能得到满足,即主电流越过擎住电流的额定值,则晶闸管就能自锁。这时即便将加在栅极上的正电压取消,器件仍保持导通状态。这也就是说,MCT 不能像 GTR、VMOS 和 IGBT 那样靠取消栅极(基极)上的开通控制信号来关断。




图 5-41 MCT 器件单元的结构

MCT 的关断跟 GTO 一样靠对栅极施加一个与开通信号极性相反的控制信号来实现,不同之处在于这是一个电压脉冲。当一个足够强的负电压加在栅极上时,它在绝缘层下 N 区表面形成的 P 反型层即把 P 基区同 P^+ 扩散区连接起来。由于 P^+ 扩散区与阴极有一些接触,使得 P 基区通过 P 沟道和 P^+ 区同阴极短路,于是导通时存储于 P 基区的额外空穴被阴极直接抽走,P 基区电位下降, j_2 结恢复阻断状态。因此,P 沟道亦称关断沟道。这里,P 沟道 MOSFET 起着类似于普通晶闸管阴极短路点的作用,但其存在与否受栅压的控制。它在需要时存在,不需要时不存在。这样,MCT 的通态特性不再像普通晶闸管那样受短路点的影响,体现在普通晶闸管短路点上的通态特性与开关特性的矛盾在 MCT 中得到了巧妙的解决。

在各种可以传导大电流的电力电子器件中,MCT 具有无与伦比的优势,在正向压降都是 2V 的情况下,MCT 的通态电流密度比仅次于它的 IGBT 还要高 50 倍,达到近 $10\,000\text{A}/\text{cm}^2$ 的超高水平。更值得一提的是,MCT 的单位电流密度增量所产生的正向压降增量远不如其他器件那么高,这说明 MCT 的电导调制效应更强。电导调制效应强的另一特点,是其通态电阻几乎不随额定阻断电压的提高而增大。MCT 在这一点上与 IGBT 相似,与功率 MOSFET 不同。功率 MOSFET 由于没有电导调制效应,其通态电阻随着电压额定值的增加而按幂函数的规律增加,因而通流能力十分有限。

MCT 的另一突出特点是工作温度高。采用塑料管壳封装的 MCT 的额定结温定为 150℃,而采用高温管壳封装者事实上可在 250℃以内正常工作。由于 MCT 的正向压降随着温度的升高而下降,因而在反向漏电流的增大还能容忍的情况下,在高温环境下使用 MCT 得到的效率更高。250℃应视为 MCT 的高温工作极限,在结温超过此限之后,漏电流在温度每升高 10℃~12℃时增大一倍。

MCT 在无吸收电路条件下,在阻断电压不超出安全工作区而工作电流超出安全工作区的情况下,MCT 一般只是不能靠门极关断,而不会像其他多数功率开关那样被烧坏。这样,一般的熔断器或断路开关即可对 MCT 实施有效的短路保护,而不必像 GTR 那样需要精心设计保护电路。

MCT 的第三个突出特点是动态特性好。跟晶闸管和 GTO 这样的电流控制型器件不同,MCT 的开通过程很快,不需要经过明显的等离子体扩展,因而其 di/dt 耐量相当高,基本上不再是一个极限参数。关断过程也是一样。由于短路点的密度很高,阴极通过关断沟道对 P 基区存储电荷的抽取量很大,因而 MCT 的存储时间很短,一般只有数百 ns,在关断时间中仅占较小的比例。MCT 的下降时间也主要决定于 N 基区中少数载流子的复合过程,一般也有数 μs 之长。但是由于存储时间缩短很多,因而总的关断时间要比 GTO 短得多。如果用电子辐照或中子辐照在 N 基区中的适当地方引入复合中心,加强少数载流子在那里的复合,则下降时间将会缩短到与存储时间差不多的程度。于是,关断时间被缩短到 $1\mu s$ 左右,甚至更短。

由于硅中电子的迁移率大约是空穴的 3 倍,在其他一切条件完全相同的情况下,N 沟道的电阻只有 P 沟道的 1/3,因此,把关断沟道从 P 型变成 N 型,将会使关断时间进一步缩短,可关断电流增大,这就是所谓 MOS 控制的互补晶闸管(C-MCT)。把图 5-41 所示常规 MCT 各层及掺杂区的极性对调即成为 C-MCT,这时器件的两个主电极的极性也应互换。

MCT 关断时间的缩短,使其 du/dt 耐量极大提高,一般可达 10 000V/ μs 以上,因而 MCT 事实上已不受 du/dt 的限制,即便在噪声条件相当恶劣的环境下运行也不容易被误触发。

表 5-4 中列出了 GE 公司首次投放市场的 4 个 MCT 产品的特性参数,概括地显示了这种新型电力电子器件的卓越性能。

表 5-4 四种 MCT 产品的特性参数

参 数 名 称	单 位	TA9789A	TA9789B	TA9836A	TA9836B
击穿电压(有吸收电路)	V	500	1000	500	1000
击穿电压(无吸收电路)	V	300	600	300	600
峰值可关断电流	A	50	50	100	100
通态峰值电流	A	500	500	1000	1000
通态压降	V	1.1	1.1	1.1	1.1
di/dt	A/ μs	2000	2000	2000	2000
du/dt	V/ μs	20 000	20 000	20 000	20 000
开通时间	μs	0.2	0.2	0.2	0.2
存储时间	μs	0.5	0.5	0.5	0.5
关断时间	μs	2.0	2.0	2.0	2.0
输入电容	nF	7.0	7.0	14.0	14.0
额定结温	℃	150	150	150	150
芯片尺寸	mm×mm	4×6	4×6	6×10	6×10

表 5-4 中的数据表明,MCT 确实是一种性能颇为理想的电力电子器件。在功率处理能力方面,它远优于功率 MOSFET。芯片尺寸与表中所列 MCT 相当的功率 MOSFET,即便是功率密度最高的 HEXFET 在额定电压降低一半的情况下,其电流额定值也只及 MCT 的 1/5 左右。在开关速度方面,MCT 又远优于双极型功率器件,其问世产品的关断时间已达到 IGBT 的水平。作为一种在工作原理上占有优势的新产品,其发展潜力还很大,不但电压定额和电流定额可有较大增长,就是关断时间亦有可能下降 10 倍左右。当然,由于这种器件对制造工艺的水平要求很高,要做到这一点还需要一些时间。MCT 的首批商业产品到 1988 年左右才投放市场,在此之前经历了 7 年左右的研制。到 20 世纪 90 年代末,由于 MCT 的结构过于复杂,对生产设备的要求过高,成品率太低,使得其生产和应用陷入停滞状态。尽管如此,我们还是相信它会在不久的将来,随着技术的进步而会重现生机。

5.2.4 智能功率模块 IPM (Intelligent Power Module)

1. 具有电流传感功能的 IGBT(Sense IGBT)

在图 5-42 所示的 IPM 中的 IGBT 是具有电流传感功能的 Sense IGBT。IGBT 是由许多元胞集成并联而成的,并且在一定的电流以上就具有通态压降的正温度系数。利用这些结构和性能上的特点,将 IGBT 的 n 个元胞中的一个引出一个传感电流的电极,如图 5-42 所示的 Sense 电极。那么,流过该 Sense 电极的电流就应该大约保持为 $1/n$ 的总集电极电流。较小的传感电流流过较大的电阻 R_s ,即可获得适当幅值的传感电流信号,但在电阻 R_s 上的功耗并不大。用这种方法做过流及短路电流检测比较准确,成本也比较低,并且在 IGBT 的物理近端实现过流保护的栅极信号处理,效果最好。

2. 智能功率模块 IPM (Intelligent Power Module)

智能功率模块(IPM-Intelligent Power Module)是先进的混合集成功率器件,由高速、低功耗的 IGBT 芯片和优化的门极驱动及保护电路构成,如图 5-42 所示。由于采用了能连续监测功率器件电流的具有电流传感功能的 IGBT 芯片,从而实现了高效的过流保护和短路保护。由于 IPM 集成了过热和欠压锁定保护电路,系统的可靠性得到进一步提高。三菱电机公司在 1991 年 11 月首次推出全系列智能功率模块。此后在功率芯片、封装和控制电路技术上不断改进,推出了第三代 IPM。第三代智能功率模块是为降低开关损耗的应用而设计的,以满足市场对工作频率在 20kHz 以上的静音型变频器的需求。经过 10 年的努力,IPM 已经在中频(<20kHz)中功率范围内取得了应用上的成功。IPM 的应用比较方便,只需要一个 +15V 电源即可。IPM 具有自动保护和自动恢复的功能。并可输出故障信号。一般通过光电耦合集成电路将输入脉冲信号隔离输入 IPM。IPM 往往是含有多个 IGBT 的模块,开关频率不能应用过高,成本也较高。图 5-42 所示的 IPM 仅画有一路 IGBT,实际上 IPM 往往含有多个 IGBT。由于其内部有多路 DC/DC 变换器,并采用的是单正电源 IGBT 物理近端栅极驱动技术,因此 IPM 只需要一个 +15V 电源即可驱动其内部的 IGBT。但存在着内部死区时间及过流、短路保护阈值不可由用户调节的缺陷,往往用于定型逆变器类产品。




图 5-42 智能功率模块 IPM 的功能框图

5.3 SIT 和 SITH

SIT 和 SITH 分别是静电感应晶体管(Static Induction Transistor)和静电感应晶闸管(Static Induction Thyristor)的简称,是两种结构与原理颇多相似之处的新型高频大功率电力电子器件,是利用静电感应原理控制工作电流的器件家族中的重要成员(其他成员还有 MOS-SIT 和 SIT 图像传感器等)。SIT 和 SITH 具有功耗低,开关速度高,输入阻抗高,可用栅压控制开关的优点,在感应加热、超声波加工、广播发射等高频大功率装置以及逆变电源、开关电源、放电设备电源等新型电源的应用中具有很强的优势。

5.3.1 SIT 和 SITH 的基本结构

凡是分立形式的高压大电流器件,几乎无一例外地都是主电流方向垂直于芯片表面的竖直导电型器件。在第 2 章中讨论过的 3 种小信号晶体管,即双极晶体管、MOS 场效应晶体管和结型场效应晶体管,当把它们的主电极之一(集电极或漏极)从芯片的一边搬到另一边,使电流路径从平行于芯片表面变成垂直于芯片表面之后,就得到了 3 种对应的大功率器件,即 GTR、功率 MOSFET 和功率 JFET。前两种已在前面章节作了详细的讨论,后一种将在这里讨论。不过,功率 JFET 并不都是本节要讨论的 SIT 或 SITH。功率 JFET 的沟道因为垂直于上下表面而在长宽比例上具有较大的伸缩性,因而有短沟道和长沟道两种类型。通过下一小节的讨论可以看到,这两种功率 JFET 的工作特性并不相同。短沟道 JFET 输出特性与真空三极管类似,而长沟道 JFET 的输出特性与真空五极管类似。SIT 是短沟道功率 JFET 在我国和日本的流行叫法,法国人称之为隐栅管(gridistor)。SITH 是 SIT 与功率二极管的纵向集成,只比 SIT 在底部多一条 PN 结,与 IGBT 同 VDMOS 的关系类似。因此,可将具有竖直导电沟道的 JFET 看成是 SIT 和 SITH 的基本构成。在底部添加的 PN 结具有少数载流子注入的功能,把一种载流子导电的 SIT 变成了两种载流子导电的 SITH,因而法国人称之为双极隐栅管。SITH 的其他叫法还有场控二极管(FCD)和场控晶闸管(FCT)。

图 5-43a)和图 5-43b)分别表示 N 沟道 SIT 和 SITH 的基本结构。在这两种器件结构中

有一排隐埋于N型层中的 P^+ 型平行条状掺杂区。当在器件上下表面的两个主电极间有电流通过时,这些 P^+ 区之间的中性N区是载流子的唯一通道,此即导电沟道。 P^+ 区的深度 L 可作为导电沟道的长度看待,而导电沟道的有效宽度则取决于 P^+N 结的偏置情况。这不但与直接加在 P^+N 结上的电压有关,也与加在两主电极间的电压有关,因为后者将使沟道中出现电位梯度。当对 P^+N 结加负偏压时,其空间电荷区主要在杂质浓度低的N型沟道区中扩展,因主电极电压而具有较高电位的一端扩展较宽。随着 P^+N 结反偏压或主电极电压的升高而不断扩展的空间电荷区逐渐使有效沟道变窄,并可最终将其在高电位端夹断。这与水平沟道JFET的结构形式与工作方式十分相似。




图 5-43 隐埋栅 SIT(图 a)和 SITH(图 b)的结构示意图

对于 SIT,参照 JFET 的命名方式将做在其上下表面的两个主电极分别称为源极和漏极,把赖以控制沟道宽度即器件导电状态的 P^+ 区称为栅,其上的电极叫栅极。对于 SITH,3 个对应电极参照晶闸管命名方式分别叫做阴极、阳极和门极,也有人把门极叫栅极。

除了图 5-43 所示的隐埋栅结构,SIT 和 SITH 还有所谓表面的栅结构。在这种结构中,栅 P^+ 区位于器件表面,与源极(或阴极)的 N^+ 接触区水平相间,但 P^+ 区比 N^+ 区深,以便于控制 N^+ 区下的沟道宽度,如图 5-44 所示。图中两区底边的距离 L 即为沟道长度。




图 5-44 表面栅 SIT(图 a)和 SITH(图 b)的结构示意图

既然 SIT 和 SITH 的基本构成是 JFET,那么,它们都应是常开型功率开关器件。一般情况下确实如此。但是,如果栅 P^+ 区的间隔很小,沟道N区的杂质浓度又很低,以致栅-沟结零

偏置时的空间电荷区即已扩展到沟道区中部,则器件事实上是常关型。常关型器件要靠对栅-沟结加正偏压使空间电荷区从沟道区中部退至边沿来实现开通。由此可见,SIT 和 SITH 是常开还是常关以及开关特性的好坏,很灵敏地依赖于栅间距离的大小和一致性以及沟道区杂质浓度的高低和一致性,或更严密地说依赖于二者的匹配情况。因此,SIT 和 SITH 也是对加工工艺以及原始材料要求极高的高技术产品。

5.3.2 SIT 的工作原理与特性

作为一种结型场效应晶体管,SIT 的工作特性决定于它的栅-沟结空间电荷区在沟道区中的分布状态,而这种分布状态是由栅-源电压 U_{GS} (栅-沟结偏置电压) 和漏-源电压 U_{DS} 共同决定的。因此,对 SIT 工作原理和特性的讨论,主要是分析栅-沟结空间电荷区在不同 U_{GS} 和 U_{DS} 条件下的分布情况以及不同分布状态之间的转换过程。

1. 静态特性

众所周知,在第 2 章中讨论的水平沟道 JFET 具有类似于真空五极管的工作特性,即其漏极电流在漏-源电压超过某临界值时趋于饱和,如第 2 章中的图 2-20 所示。这种伏-安特性严格说是长沟道 JFET 的特征,与沟道是水平还是竖直没有关系,沟道的长短相对于宽度而言。水平沟道 JFET 难以使沟道长度小于宽度,所以常具有长沟道器件的类五极管特性。

SIT 的伏-安特性与真空五极管不同,而与真空三极管相似,即在确定的栅-源电压下,漏极电流在漏-源电压低于某临界值时很小,在漏-源电压超过该临界值后持续地随其升高而增大,如图 5-45 所示。对于不同的栅-源电压 U_{GS} ,SIT 的漏-源电压临界值 U_T 不同。 U_{GS} 越高, U_T 也越高。




图 5-45 SIT 的类三极管伏-安特性

SIT 的类三极管特性是一切短沟道 JFET 的共同特征。为了更清楚地说明这点,首先来看一下在长沟道 JFET 中尽量提高栅-源电压 U_{GS} 会有什么后果。事实上,一个 JFET 表现出类五极管特性,必定是 U_{GS} 并不高,至少是还不足以使导电沟道在漏-源电压 $U_{DS}=0$ 时被空间电荷区的扩展所夹断。然而当 U_{GS} 被提高到一定程度,以至在 $U_{DS}=0$ 的情况下已有可移动电荷完全耗尽的空间电荷区阻塞于导电沟道之中时,由于 N 区中的空间电荷区是电子的高势能区,于是就在导电沟道中形成了电子由源向漏漂移时不得经过的一个势垒。如果这时在漏-源之间施加一个确定大小的正向电压 U_{DS} ,则漏极电流的大小由势垒高度和 U_{DS} 决定。如果 U_{DS} 能够

使高栅压 U_{GS} 产生的势垒降低高度, 则漏极电流即会随着 U_{DS} 的升高而增大。 U_{GS} 越高, 产生的势垒越高, 将势垒降到同样高度因而获得相同漏极电流所需要的 U_{DS} 也就越高, 这就是类三极管特性。

$U_{DS}=0$ 时形成于沟道中的电子势垒, 其形状与高度不仅与栅压 U_{GS} 有关, 也与栅极长度, 也就是沟道长度有关。栅极越长, 栅-沟结空间电荷区在沟道中间的结合部也越长, 势垒也就越宽, 漏-源电压对势垒形状和高度的改变也就越小。

图 5-46 所示是用二维数值分析法得到的不同栅极长度下的漏-源间电位分布曲线, 曲线的参变量为漏-源电压。由图 5-46 可见, 短沟道情况下的势垒较高较窄, 相同 U_{DS} 对势垒的改变较大。随着漏极电位的升高, 沟道势垒的高度迅速降低, 直至消失。势垒的降低使得能够越过势垒的电子数增加即漏极电流增大。




图 5-46 沟道长度对沟道势垒及其漏-源电压调制效果的影响

在半导体理论中把电子越过沟道势垒进入漏极附近的漂移区的这种过程也称为注入,这种注入与双极晶体管中载流子通过发射结的注入类似,因而漏极电流可表示为:

$$I_D = I_0 \exp \left[-\frac{qU_B}{kT} \right] \quad (5-28)$$

式中, U_B 是势垒高度; I_0 是无势垒时的漏极电流。 U_{GS} 和 U_{DS} 对沟道势垒的影响可表示为:

$$U_B = \alpha U_{GS} - \beta U_{DS} \quad (5-29)$$

式中, α 和 β 近似为常数。以上两式正是类三极管伏-安特性满足的关系式。

数值分析还表明, 缩短栅极间距会引起势垒高度的增长。对于这一点, 不难从反偏 PN 结的能带弯曲情况获得定性的了解。图 5-47 表示沟道一侧的栅-沟结能带弯曲情况, 实线代表平衡状态(零偏置状态), 虚线代表沟道夹断, 出现势垒的状态。栅间距缩短 ΔW 意味着将沟道中线向栅极靠近 $\Delta W/2$ 。如图中点划线从 A 挪向 B 所示。B 线与弯曲导带的较高能量相交, 也即沟道中部的势垒升高 ΔE 。




图 5-47 栅-沟结的能带结构示意图

以上分析说明了短沟道 JFET 为什么容易表现出类三极管特征, 以及临界电压 U_T 与栅压 U_{GS} 及沟道长宽比的关系。这里的临界电压实际上就是器件的正向阻断电压。沟道势垒越高, 器件的正向阻断电压也越高。当势垒升高到 U_{DS} 再高也不能令其降低时, 势垒区就会因电场过强而被雪崩击穿。因此, SIT 的阻断能力也受雪崩击穿的限制。

除了沟道长度与宽度之外, 对 SIT 的沟道势垒有明显影响, 即对正向伏-安特性有明显影响的还有沟道材料的杂质浓度以及漂移区的长度。高压 SIT 必须是低掺杂沟道和长漂移区。

描述 SIT 的类三极管特性的一个重要参数是电压阻断增益(或称电压放大系数)。直流电

压增益 G_B 定义为漏-源电压与栅-源电压之比,而交流电压增益 g_B 定义为确定漏极电流所对应的漏-源电压增量与相应的栅-源电压增量之比,即:

$$G_B = \frac{U_{DS}}{U_{GS}} \quad (5-30)$$

$$g_B = \left. \frac{\Delta U_{DS}}{\Delta U_{GS}} \right|_{I_D}$$

对高压 SIT 很关键的一条是电压增益要高,只有电压增益高的器件才能以较低的驱动电压获得较高的阻断能力,同时使栅-沟结承受的总电压 U_R 不会太高。由于漏-源电压与栅-源电压极性相反,所以栅-沟结总电压为:

$$U_{RJ} = U_{DS} + U_{GS} = U_{DS} \left(1 + \frac{1}{G_B} \right) \quad (5-31)$$

由于栅-沟结击穿电压较低,因而电压阻断增益常常是 SIT 正向电压阻断能力的主要限制因素,例如在电压阻断增益超过 20 时,其阻断电压也只有 500V 左右。

2. 动态特性

由于 SIT 的源极电流是由栅压控制的,其稳定状态下的栅-源电压只是极其微弱的泄漏电压,因而理想 SIT 在稳定的导通和阻断状态下的输入阻抗趋于无穷大。在这两个稳定状态之间的过渡过程中,沟道之中的空间电荷区宽度靠外加栅-源偏压来调制,犹如一个电容器的充放电,因而过渡过程中的输入阻抗由栅电容的大小决定。

与其他功率器件相比,SIT 的工作频率最高。高压器件的频率较低,但一般也能达到 10MHz 左右。随着半导体技术的发展,通过高分辨加工工艺进一步减小器件的寄生电容,并采用电子迁移率较高的 GaAs 代替 Si 制作 SIT,沟道夹断频率高达千兆赫的 SIT 是完全有可能变成现实的。

3. 特性参数表

跟以往介绍的各种功率器件一样,在结束有关 SIT 的介绍的时候,将日本东北金属工业株式会社的两种 SIT 产品的主要特性参数列于表 5-5,以增加读者对这种新型电力电子器件的感性认识。

表 5-5 两种 SIT 产品的特性参数

参 数 名 称	符号(单位)	2SK183VE		TS300V	
		数 值	测 试 条 件	数 值	测 试 条 件
栅-源击穿电压	$BU_{GSO}(V)$	>70	$I_G=0.1 \text{ mA}$	70	$I_G=0.2 \text{ mA}$
栅-漏击穿电压	$BU_{GDO}(V)$	>1500	$I_D=0.1 \text{ mA}$	>1500	$I_D=0.2 \text{ mA}$
最大栅电流	$I_G(A)$	0.5 $I_{GM}=10$	$U_{GS}=1V$	0.5 $I_{GM}=10$	$U_{GS}=1V$
最大漏极电流	$I_D(A)$	60	—	180	—
最大允许功耗	$P_T(W)$	500	$T_a=25^\circ C$	3000	$T_a=25^\circ C$
栅-源泄漏电流	$I_{GSS}(mA)$	<0.1	$U_{GS}=-40V$	<0.2	$U_{GS}=-40V$

续表

参 数 名 称	符号(单位)	2SK183VE		TS300V	
		数 值	测 试 条 件	数 值	测 试 条 件
断态漏极电流	$I_{D(off)}(mA)$	<0.1	$U_{GS}=-50V$	<0.2	$U_{GS}=-50V$
栅-源夹断电压	$U_{GS(off)}(V)$	30	$U_{DS}=300V, I_D=1mA$	20	$U_{DS}=300V, I_D=1mA$
电压阻断增益	G_B	12	$U_{GS}=-20V, I_D=0.1A$	12	$U_{GS}=-20V, I_D=0.1A$
输入电容	$C_{in}(nF)$	8	$U=10V, f=1MHz$	25	$U=10V, f=1MHz$
夹断频率	$f_m(MHz)$	10	$U_{GS}=20V, I_D=2A$	7	—
漏-源通态电阻	$r_{on}(\Omega)$	<1.5	$U_{GS}=0, I_D=2A$	<0.5	$U_{GS}=0, I_D=2A$
漏-源断态电阻	$r_{off}(\Omega)$	$>10^6$	$U_{DS}=300V, U_{GS}=-50V$	$>10^6$	$U_{DS}=300V, U_{GS}=-50V$
开通时间	$t_{on}(\mu s)$	0.25	$I_D=1.5A, U_{DS}=50V$	0.35	$I_D=1.5A, U_{DS}=50V$
关断时间	$t_{off}(\mu s)$	0.30		0.35	

5.3.3 SITH 的工作原理和特性

SITH 是从 SIT 演化而来的,其主电流的栅控机制与 SIT 相似,但其主特性与 SIT 有很大不同。由于在阳极与漂移区之间增加了一条 PN 结,这种器件具有类似于普通晶闸管的通态伏-安特性,具有对正向电压和反向电压的双向阻断能力。更主要的是,由于增设在阳极附近的 PN 结对漂移区有很强的电导调制作用,高压 SITH 也有很强的通流能力,因此在相同的阻断电压设计能力下,相同密度电流在 SITH 中产生的通态压降要比在 SIT 中产生的通态压降小。除此之外,SITH 还具有 du/dt 耐量高、高温特性好、抗辐射力强等优点。当然,电导调制作用的引入也有它的消极的一面。经阳极 PN 结注入漂移区的少数载流子延长了关断时间,使其开关速度较 SIT 低。SITH 的工作频率一般不到 1MHz。

1. 静态特性

SITH 的漂移区为高阻 N 型材料,因而在栅-沟结上来加偏压或加正偏压时,其工作特性基本上跟一个 PiN 二极管相似。在阴极接地、阳极加正电压时,SITH 因其阳极 PN 结处于正偏状态而导通。这时,阳极 PN 结向 N 漂移区注入少数载流子,其注入量随着正向偏置电压的提高而增大,最终有可能比 N 漂移区固有的多数载流子浓度高若干个数量级。这些注入载流子通过扩散分散积累于整个漂移区和沟道区中,使其电导率极大提高,因而 SITH 在电流密度很高的情况下仍能保持较低的通态压降。

当阴极接地、阳极加负电压时,阳极 PN 结处于反偏状态,SITH 中只有该结的漏泄电流存在,直到外加负电压升高到令其雪崩击穿时为止。SITH 的反向阻断电压主要由该结的雪崩击穿电压决定。由于有电导调制效应起作用,SITH 可以比 SIT 采用掺杂浓度更低的材料做漂移区,因而其反向电压阻断能力比 SIT 高。

SITH 不同于 PiN 二极管的地方,在于它有正向电压阻断能力,并且阻断电压的大小可以通过栅压来控制。在这一点上,SITH 与 SIT 相似,与同样具有正向电压阻断能力的晶闸管不同。在 SITH 的阴极接地、栅极加负偏压时,栅-沟结空间电荷区在沟道中的扩展使沟道的有效宽度减小。在足够高的负偏压作用下,相邻栅-沟结的空间电荷区在沟道中间相接,形成电子势

垒阻挡其通过,惟有适当高的阳极电压才有可能降低这个势垒,使 SITH 开通。跟 SIT 中的情况类似,负栅压越高,它在沟道中形成的势垒越高,SITH 能够阻断的阳极电压也就越高,直到栅-沟结发生雪崩击穿时为止。

SITH 的静态伏-安特性如图 5-48 所示,图中每一条确定栅压下的伏-安特性曲线都具有明显的二极管特征。当加在阳极与阴极之间的正向电压超过转折点 U_K 时,阳极电流即迅速上升。SITH 的正向导电工作点一般定在栅压为零的伏-安特性曲线上离转折点较远的位置上,工作点与坐标原点的连线的斜率即是器件被偏置于该点时的通态电阻 R_{on} 的倒数,如图 5-48 所示。显然,工作点选得不同, R_{on} 的大小也不同。这就是说,SITH 也跟其他功率器件一样没




图 5-48 SITH 的伏-安特性

有固定不变的通态电阻。虽然可以用相同阳极电流 I_F 下的正向压降 U_F 或相同工作点对应的通态电阻来对不同 SITH 器件的通态特性进行比较,但最好的方法还是用耗散功率 P_D 来描述其通态特性。 P_D 的大小不决定于 R_{on} 而决定于转折电压 U_K 和动态电阻 R_d 。 R_d 决定于伏-安特性曲线在工作点的斜率,即:

$$R_d = \frac{U_F - U_K}{I_F} \quad (5-32)$$

$$P_D = U_K I_F + R_d I_F^2 \quad (5-33)$$

跟 SIT 一样,SITH 的正向阻断特性用阻断电压增益来描述,其定义也完全相同。由于 SITH 的正向压降 U_F 不像 SIT 那样对沟道长度和沟道材料的掺杂浓度十分敏感,而阻断电压增益的大小与沟道设计有关,因而 SITH 比较容易得到较高的阻断电压增益。

电导调制效应带给 SITH 的另一个特征,是不管阳极电流多大,导电沟道多长,它也不会显示出长沟道 JFET 的类五极管特性,因为阴极电流在沟道中产生的压降较小,不会将低栅压没有夹断的沟道夹断。SITH 的正向阻断完全是靠施加足够高的反向栅压来实现的。

由于 SITH 既可阻断反向电压、又可有控制地阻断正向电压,因此可以很方便地应用于交流电路之中。SITH 从通态转入断态不仅需要有足够高的负栅压,还需要有足够大的栅电流。既然栅电流的作用只是为了清除正向导通时存储的电荷,其大小也就与施加负栅压时的阳极

电流有关。被关断的阳极电流 I_A 与关断时的栅电流峰值 I_{GM} 之比是 SITH 的又一个重要特性参数,叫做关断电流增益,即:

$$G_T = \frac{I_A}{I_{GM}} \quad (5-34)$$

对于给定的阳极电流 I_A ,如果用升高反向栅压或降低栅极驱动电路阻抗的方式提高栅电流的峰值,则导电沟道和漂移区中的存储电荷可以较快清除,关断速度可以提高。

2. 动态特性

由于阳极 PN 结的少子注入,SITH 在断态与通态之间转换时要比 SIT 多一个少子的引入与清除问题,因而对其动态特性的分析要比对 SIT 的分析复杂一些。SITH 的开通过程主要受少数载流子渡越漂移区和沟道区的时间的限制,相应的开通时间不长,一般在 $1\mu s$ 左右。SITH 的关断过程比较复杂。利用阳极电压反向来进行的关断与普通二极管的关断类似,有个反向恢复的过程;利用负栅压进行的关断虽然有栅极对少数载流子进行抽取,但仍可能有少量未抽尽的少数载流子需要通过复合过程来消除。因此,SITH 的关断时间比开通时间长,其开关速度主要受关断时间的限制。

虽然开通时间对 SITH 开关速度的限制不大,但是开通过程如果进行得太快,阳极电流的快速上升有可能超过其 di/dt 耐量,使其烧毁。这就是说,SITH 的开通过程主要受其 di/dt 耐量的限制。另一方面,在 SITH 的关断过程中,其阳极电压的上升速率也可能很快。如果超过它所能承受的高限,则会发生误导通,因而对 SITH 的关断设计,还需考虑其 du/dt 耐量的限制。本小节即主要针对这 3 个问题来分析 SITH 的动态特性。

(1) SITH 的栅控关断

在实际情况下,由于漂移区中的额外空穴不可能在沟道夹断之前让栅极完全抽走;残存者在沟道夹断之后只能靠复合来消除,因而 SITH 的阳极电流衰减也跟 GTO 一样拖一条长“尾巴”。阳极电流的缓慢衰减使得 SITH 在关断过程中有可观的功率损耗,因为此时器件两端的电压已经恢复。

对于由电压源和串联电阻 R_G 组成的栅极驱动电路,栅电流的峰值由于 SITH 的关断电流增益一般不大,只有 $1\sim 5$ 左右,因而栅极驱动电路的设计应能保证栅电流脉冲有足够高的幅值 I_{GM} 。

(2) SITH 的 du/dt 耐量

在栅控关断的下降时间内,阳极电压要非常迅速地由很低的通态电压 U_F 上升到较高的外加电压 U_s 。跟普通晶闸管一样,SITH 也有一定的 du/dt 承受能力,阳极电压上升过快时也会令其提前转折,使正向阻断能力下降。SITH 的 du/dt 耐量远比普通晶闸管大。

(3) SITH 的 di/dt 耐量

从根本上说,SITH 从阻断状态转入导通状态时的阳极电流上升速率取决于栅-沟结空间电荷区向沟道边沿收缩的快慢,栅电容 C_{AG} 和外接栅极串联电阻 R_G 在这里也起着重要的作用。使用低阻抗栅极驱动电路可以加速沟道势垒的消失,使 SITH 能够承受较高的 di/dt 。对栅极加正电压可以使空间电荷区收缩得更紧,导电沟道更宽,电流密度更小,因而可进一步提高 SITH 承受高 di/dt 的能力。

由于 SITH 是一种由大量微小的相同器件单元并联而成的集成器件,其开通过程是在所

有单元中同时开始进行的,电流在每个单元中从中心向边沿扩展所经过的区域很窄,不像普通晶闸管那样从紧邻门极的阴极边沿开始逐渐扩展到全面积导通,因而其开通速度本来就很快, di/dt 耐量远比普通晶闸管高。但是,这并不意味着 SITH 没有 di/dt 问题。SITH 在导通过程中被烧毁的现象还是比较常见的。这个问题主要与各个器件单元的均匀性和一致性有关。均匀性主要指各个器件单元由于材料问题和加工工艺问题引起的导电沟道宽度不均匀;一致性主要是指栅极和阴极的交叉梳状结构作为一个电容器通过 RC 放电时间常数使各单元获得栅偏压的时间不一致。栅极和阴极的外引线总是同相应梳状电极的一端相连,因而连接端附近的一些单元总是先导通。这时,若阳极电流上升太快,这些器件单元就有可能被烧毁。这就是为什么 di/dt 失效的 SITH 器件几乎总是表现为梳状阴极的引线端被烧熔的原因。

从器件设计和加工工艺方面进行改进以提高 SITH 的 di/dt 耐量,这是器件制造人员努力的方向。事实上,实用 SITH 的 di/dt 耐量都远比普通晶闸管和 GTO 等电力电子器件的 di/dt 耐量高。

3. 特性参数表

SITH 是一种技术难度比 SIT 更高的高技术产品,在性能价格比及可靠性等实用化问题上长期存在着一些争议,因而商业产品的规格和型号远不如其他电力电子器件那样多,只有日本东洋电机等一两个公司能提供产品。表 5-6 列举了该公司同日本东北大学西泽润一等人研制的两种 SITH 产品的主要特性。需要说明的是,SITH 导通时就是一个二极管,其正向压降完全可以比普通晶闸管低。但是对于高频应用,问题的重心主要放在关断损耗上。为了缩短关断时间,特别是为了缩短阳极电流的拖尾时间,不得不采取降低少子寿命和阳极短路等手段,这就提高了器件的通态压降,所以有些以高频应用为主的阳极短路型 SITH,其通态压降比普通晶闸管高。不过,这些器件在高频应用中实际使用的电流也要比表中的额定值低。此外,阳极短路型 SITH 自然也不可能有对反向电压的阻断能力。

表 5-6 两种 SITH 产品的特性参数

参数名称	符号(单位)	阳极短路型		逆阻型	
		数值	测试条件	数值	测试条件
正向阻断电压	$U_{DRM}(V)$	1200	$I_r=6mA, 25^{\circ}C$	2500	$I_r=5mA, 25^{\circ}C$
反向阻断电压	$U_{RRM}(V)$	—	—	2850	—
通态电流	$I_{T(RMS)}(A)$	300	—	300	—
峰值可关断电流	$I_{GQM}(A)$	>800	$U_D=600V, C_s=1\mu F, 125^{\circ}C$	>1000	$U_D=1250V, C_s=3\mu F, 25^{\circ}C$
通态电流上升率	$di/dt (A/\mu s)$	>900	$U_D=800V, 125^{\circ}C, I_{FGP}=5A$	>1100	$U_D=1250V, 25^{\circ}C, I_{FGP}=5A$
断态电压上升率	$du/dt (V/\mu s)$	>2000	—	>1000	—
栅-沟结击穿电压	$U_{GRM}(V)$	160	$I_r=6mA, 25^{\circ}C$	180	$I_r=5mA, 25^{\circ}C$
通态压降	$U_{TM}(V)$	2.7	$I_T=800A, 25^{\circ}C$	1.5	$I_T=300A, 25^{\circ}C$
导通时间	$t_{gt}(\mu s)$	2.0	$I_T=600A, 125^{\circ}C$	2.0	$I_T=1000A, di/dt=500A/\mu s, 25^{\circ}C$
关断时间	$t_{gt}(\mu s)$	2.0	$I_T=600A, 125^{\circ}C, C_s=0.5\mu F$	2.5	$I_T=500A, U_D=1250V, C_s=3\mu F$
热阻	$R_{\theta-c}(^{\circ}C/W)$	0.06	—	0.06	

5.3.4 SIT 和 SITH 的基本使用方法

1. 栅极驱动

零偏压时,硅单边突变结的空间电荷区宽度在轻掺杂边的杂质浓度低至 10^{15}cm^{-3} (相当于每 0.5 亿个硅原子分摊一个杂质原子) 时才只有 $1\mu\text{m}$ 左右。这样,常关 SIT 或 SITH 的栅间间隔必须小于 $2\mu\text{m}$,而当用足够高的正栅压将空间电荷区完全消除之后,其导电沟道的宽度也超不过 $2\mu\text{m}$ 。因此,实际应用中的 SIT 和 SITH 大多是常开型,它们在栅偏压为零时导通,在栅偏压为负时不导通。这样,栅极驱动电路的基本功能就是对栅极加负偏压或将它与阴(源)极短路,如图 5-49 所示。图中的被驱动器件是一个 SITH,当然也可以是一个 SIT。




图 5-49 SITH(或 SIT)的基本驱动方式

为了得到可靠的阻断能力,驱动电源电动势 E_G 须满足:

$$E_G > \frac{E_L}{G_R} \quad (5-35)$$

式中, E_L 为主电源的电动势; G_B 为被驱动器件的直流电压阻断增益。栅极串联电阻 R_G 决定了峰值驱动电流 $I_{GM} = E_G/R_G$ 的大小,因而对于开关速度有很大影响。此外,由于 SITH 的 du/dt 耐量随着 R_G 的增大而下降,因而 R_G 选择是否恰当还直接对 SITH 的可靠性有影响。

如果要把一个常开 SIT 或 SITH 变成常关器件,可在其源(阳)极串联一个低压 MOSFET,如图 5-50 所示。由于 MOSFET 是一种常关器件,其栅源短路时处于高阻状态,若此时对 SIT(或 SITH)的漏(阳)极加正电压,则电压将主要降落在与之串联的 MOSFET (V_1) 上。但是, V_1 的漏极 (D_1) 的电位也即 SIT(SITH) 的沟道电位, D_1 电位升高也即 SIT(SITH) 沟道电位升高,于是其栅-沟结随之进入反偏状态。当 D_1 电位升高到足以使 SIT(SITH) 的沟道夹断时,进一步增加的漏(阳)极电压就全部由 SIT(SITH) 承受了。

图 5-50 中的另外一个 MOSFET (V_2) 是一个高压 VDMOS,其作用是向 SIT(SITH) 提供栅极驱动电流。当 V_1 和 V_2 的公共栅极加正电压时,二者同时导通, V_2 的电流不仅使 SIT(SITH) 的栅沟结正向偏置,还向沟道区注入额外空穴,像 SITH 的阳极 PN 结那样起电导调制作用。这种栅极驱动方法可以明显降低主器件的通态压降,对原本没有电导调制效应的 SIT 尤其有效。图 5-50 也是 1982 年 GE 公司的美籍印度人 B. J. Baliga 发明 IGBT 的一个中间构想启发图。




图 5-50 使常开 SIT 变成常关 SIT 的基本电路

参考文献

- 1 Williams B W. Power Electronics. MacMillan, 1987
- 2 Baliga B J. Modern Power Devices. John Wiley & Sons. 1987
- 3 Motorola TMOS Power MOSFET Transistor Data. 3rd ed. Motorola Inc, 1988
- 4 三菱电机公司·第三代 IGBT 和智能功率模块应用手册, 1996
- 5 Temple V A K. Proc. of the Symposium on High Voltage and Smart Power Devices, 1986:150
- 6 Goodenough F. Electronic Design. 1998(10):57
- 7 Yamaguchi K, Koder H. IEEE Trans. ED-24. 1997:1061
- 8 Wessels B Y, Baliga B J. IEEE Trans. ED-25. 1978:1261
- 9 Baliga B J. IEEE Trans. ED-30. 1983:612

思考题

1. N 沟 VDMOS 的基本结构与工作原理是什么? VDMOS 有什么优缺点?
2. 为什么 VDMOS 开关应用时电流分布很均匀?
3. 叙述 VDMOS 的 R_{DS} 与其击穿电压、结温的关系。
4. VDMOS 的体寄生二极管可以做续流二极管(FWD)吗? 为什么? 若使用其作为 FWD 应用, 有什么后果? 为什么非要有这个体寄生二极管?
5. VDMOS 结构内会发生二次击穿吗? 为什么?
6. VDMOS 最大允许用 I_D 与 R_{DS} 、 T_J 、 R_θ 的关系是什么? (为什么 VDMOS 一般只标出耐压及导通电阻值, 而不标其电流容量?)
7. VDMOS 的栅源之间为什么容易被击穿? 如何防护?
8. 叙述 VDMOS 的栅电荷曲线的物理意义。
9. VDMOS 的 du/dt 误导通原因是什么?
10. VDMOS 的 du/dt 诱发二次击穿的原因是什么?
11. VDMOS 为什么容易并联? 在并联时, 应该注意追求各个器件的均流性好? 还是热耦合性好?
12. 在感性负载下, 为什么 VDMOS 容易发生二次击穿? 如何抑制防护?
13. VDMOS 为何采用多元胞并联结构? 与 GTR、GTO 的多元胞结构有什么区别?
14. 为什么 VDMOS 不给通态饱和压降参数, 而给导通电阻 $R_{DS(ON)}$ 参数?
15. VDMOS 开关工作时, 如何考虑选取 V_{GS} 值的大小?
16. 叙述 IGBT 的基本结构、工作原理和特点。
17. 当今电力电子器件的发展方向是什么? 代表器件是什么? 为什么要这样发展?
18. IGBT 在结构上比 VDMOS 多一 P 型层(均指 N 沟器件), 请问此 P 型层会使 IGBT 在哪些性能上与 VDMOS 发生较大差别?
19. 有两个外表相同且无任何标记的 IGBT 和 VDMOS 器件, 如何区分并确认它们是何种器件? 并判断其 G、D、S 极性?
20. 为什么 IGBT 在大部分应用领域会取代 GTR、GTO?
21. 为什么一般不提 IGBT 和 VDMOS 器件的 di/dt 耐量?

22. IGBT 在制造上有灵活性,既可以做成高速器件,也可以做成低速器件,为什么能做到这样? 两类器件各自的特点是什么?
23. IGBT 的饱和压降与温度、电流的关系是什么?
24. 为什么随着温度上升, IGBT 的关断时间会增加?
25. 什么是 IGBT 的锁定? 在什么条件下容易发生该情况?
26. 叙述 MCT 的基本结构、工作原理和特点。
27. MCT 的峰值可关断电流与 GTO 的最大可关断电流有什么不同? 为什么会这样?
28. 为什么说 MCT 是一种工作原理上有较大优势并且很可能会东山再起的电力电子器件?
29. SIT(SITH)的基本结构、工作原理、特点和主要用途各是什么? 其主要缺点是什么?
30. 什么是 NPT-IGBT? 为什么 NPT-IGBT 具有极强的应用优势? 为什么 NPT-IGBT 是将来较长一段时间内的主流开关高频器件?
31. IPM 在结构上有什么特点? 应用上的缺点是什么?
32. VDMOS 的同步整流是利用其体内寄生二极管整流吗? 在用 N 沟 VDMOS 做同步整流时,栅-源电极间应该施加正电压,还是负电压? 为什么? 为什么要用 VDMOS 做同步整流?
33. 一般的 N 沟 VDMOS 若在其栅-源电极间施加 +5V 电压,该 VDMOS 能够开通吗? 能够正常开关工作吗? 为什么?

第 6 章 电力电子器件的散热

跟其他任何一种电子器件一样,电力电子器件在传递和处理电能的同时,也要通过电-热转换消耗一部分电能。为了保持器件的正常工作状态,由消耗电能转换而成的热量必须及时传出器件并有效地散发掉,否则将使器件因为过高的温升而改变特性,甚至因为电极接触或半导体层的熔化而永久失效。事实上,任何一种电力电子器件的可靠性和使用寿命都与它的运行温度有关。因此,电路设计人员在使用任何一种电力电子器件的时候,不但要了解它的电气特性,也要了解它的热特性,以便针对它的最高许用温度和散热能力做出良好的散热设计。

6.1 稳态热阻与瞬态热阻抗

正常情况下,电力电子器件的主要发热部位在半导体芯片内部。由消耗电能产生的热量首先通过热传导转移到管座和散热器上,然后经传导、对流和辐射等多种传热形式散发给空气或水等吸热介质。在这些散热方式中,辐射散失的热量很少,通常只占总散失热量的 1%~2%。在利用空气散热的自然冷却和风冷方式中,对流是热量从管座或散热器向空气散失的主要方式。当用水或其他液体散热时,散热器壁与散热介质之间的热传导则是主要的散热方式。

6.1.1 稳态热阻

在稳态散热过程中,热量的转移可用以下基本方程来描述,即对确定的散热面积 A ,以一定速率进行的散热所产生的冷热端温差为:

$$\Delta T = \frac{P_d}{hA} \quad (6-1)$$

式中, h 叫散热系数; P_d 表示散热速率,也就是发热体单位时间内产生的热量,在这里就是器件功耗。

人们常常用电学模拟的方法来描述热量的传输,将温差 ΔT 类同于电压,单位时间通过散热面的热量 P_d 类同于电流, $\Delta T/P_d$ 则顺理成章地被称作热阻。按式(6-1),热阻:

$$R_\theta = \frac{1}{hA} \quad (6-2)$$

其单位为 K/W 。类似于电阻与电导率的关系,热阻 R_θ 与热导率 k 之间的关系亦可写成:

$$R_\theta = \frac{1}{k} \frac{L}{A} \quad (6-3)$$

式中, L 为热流路程的长度。

散热设计的主要任务就是根据器件的耗散功率 P_d 设计一个具有适当热阻的散热方式和散热器,以确保器件的芯片温度不高于额定结温 T_{jmax} 。根据式(6-1)和式(6-2),当散热器的环境温度为 T_a 时,从芯片到环境的总热阻:

$$R_{\theta j-a} = \frac{T_{jmax} - T_a}{P_d} \tag{6-4}$$

在实际情况中往往把总热阻 $R_{\theta j-a}$ 分成三部分。第一部分是管芯到管壳的所谓结-壳热阻 $R_{\theta j-c}$,第二部分是管壳到散热器的所谓接触热阻 $R_{\theta c-s}$,第三部分则是从散热器到环境的所谓散热器热阻 $R_{\theta s-a}$,即:

$$R_{\theta j-a} = R_{\theta j-c} + R_{\theta c-s} + R_{\theta s-a} \tag{6-5}$$

但若考虑从管壳到环境的直接传热作用,则总热阻 $R_{\theta j-a}$ 具有更为复杂的表示式。根据图 6-1 所示的等效热路,该表示式可写成:

$$R_{\theta j-a} = R_{\theta j-c} + \frac{R_{\theta c-a}(R_{\theta c-s} + R_{\theta s-a})}{R_{\theta c-a} + R_{\theta c-s} + R_{\theta s-a}} \tag{6-6}$$

当 $R_{\theta c-a} \gg (R_{\theta c-s} + R_{\theta s-a})$,即管壳向环境直接散热的作用可予忽略时,式(6-6)即简化为(6-5)。反之,当 $R_{\theta c-a} \ll (R_{\theta c-s} + R_{\theta s-a})$ 时,式(6-6)简化为:

$$R_{\theta j-a} = R_{\theta j-c} + R_{\theta c-a} \tag{6-7}$$

在实际情况中,这相当于未装散热器的小功率场合。以上分析针对的是单面散热,在双面散热的场合,可用并联电路模拟来进行分析。对器件用户来说,结-壳热阻 $R_{\theta j-c}$ 是已经不能改变的一个器件参数,它同最高结温 T_{jmax} 和最大功耗 P_{dm} 一起决定了壳温的上限:

$$T_c = T_{jmax} - P_{dm}R_{\theta j-c} \tag{6-8}$$

接触热阻 $R_{\theta c-s}$ 的大小与多种因素有关。它不但决定于器件的封装形式、界面平整度和散热器的安装压力,还决定于管壳与散热器之间是否加有绝缘垫片或导热脂。一般情况下,增加安装压力可减小 $R_{\theta c-s}$ 。在管壳与散热器之间涂导热脂也可减小 $R_{\theta c-s}$,但加绝缘垫片只会使 $R_{\theta c-s}$ 增大。当然,绝缘垫片只在不得不加时才加,尽量选用导热性好的材料,并涂敷导热脂。常用的导热绝缘材料有氧化铍、 Al_2O_3 (铝散热器接触面经阳极氧化形成的表面氧化膜)和云母。这些材料在 350 K 时的热导率示于表 6-1。表中可见,氧化铍的热导率比一般金属还高,是理想的导热绝缘材料。




图 6-1 描绘半导体器件稳态散热过程的等效热路

表 6-1 一些导体和绝缘体的热导率(350K 时)

材 料	热导率[W/ (K · cm)]
铝	2.08
铜	3.85
黄铜	1.1
钢	0.46
云母	0.006
Al ₂ O ₃	0.25 (室温)
氧化铍	2.1

散热器热阻 $R_{\theta s-a}$ 与散热器材料、形状、表面状况、功耗元件的安装位置以及冷却介质的性质及状态等多种因素有关。对于最简单的自然冷却方形平板散热器,在只有单一功耗元件安装于其中央,周围再无其他热源,且空气温度不超过 45℃ 的情况下,其热阻:

$$R_{\theta s-a} = \left(\frac{10C^{1/2}}{kd} \right)^{\frac{1}{2}} + \frac{650}{A}C \quad (6-9)$$

式中, k 为散热器材料的热导率; d 和 A 分别是散热器的厚度和面积, 分别以 cm 和 cm^2 为单位; C 是一个与散热器表面状况和安装角度有关的修正因子, 其参考值示于表 6-2。

表 6-2 中所列修正因子 C 的不同取值情况表明, 散热器表面经黑化处理之后可以明显增强散热效果, 而竖直放置亦可更好地利用热空气上升产生的对流效果来降低热阻。因此, 一般情况下的自然冷却散热器和风冷散热器都经过表面黑化处理(阳极氧化发黑而非涂黑色涂料)并竖直安装。为了增加散热效果并合理利用仪器空间, 功耗较大的半导体器件的散热器都采用指状或枝状型材, 以增加有效散热面积。

强迫风冷是降低散热器热阻的一种有效形式, 这时的热阻大小与风速及空气流动的形式有关, 涡流比层流的效果好。使用液体作为散热介质的液冷方式对于降低热阻的效力更高, 所用散热器的体积更小, 特别适合于大功率耗散情况。采用液冷时, 散热介质可以是水, 也可以是油, 散热器及其冷却器件既可浸没于其中, 也可以一定泵速令其在散热器芯内流过。

表 6-2 式(6-9)中修正因子 C 的参考值

安装角度	表面光亮	表面黑化
竖直	0.85	0.43
水平	1.0	0.50

常用的风冷和自然冷却散热器由铝板或铝型材制成。图 6-2 a) 和图 6-2 b) 分别是铝板散热器的热阻与厚度及面积的关系曲线和一种型材散热器的热阻与型材长度的关系曲线。这种铝型材的形状及其他尺寸如图 6-2b) 中的内插图所示。这些曲线表明, 加大散热器可减小热阻, 但过度加大则并无多大意义。




图 6-2 铝板散热器的热阻同面积与厚度的关系(图 a)及铝型材散热器的热阻同长度的关系(图 b)

类似的情况也存在于强迫风冷的风速选择之中。图 6-3 所示为强迫风冷对自然冷却的相对热阻与风速的关系曲线。曲线表明, 适当提高风速有利于热阻的降低, 但风速超过 5m/s 之后再要提高也没多大意义。




图 6-3 相对散热器热阻随风速变化的曲线

6.1.2 瞬态热阻抗

当功率器件工作在开关模式之中时, 其峰值结温与平均结温有一定的差别。在电流脉冲的持续时间较长, 占空比也较高的情况

下,峰值结温有可能非常接近平均结温。这时,热阻的概念仍然适用。相反,在脉冲较短,占空比较低的情况下,峰值结温有可能远高于平均结温,成为器件工作特性的主要限制因素。这时,结温的高低不仅与器件的消耗功率有关,还在很大程度上决定于电流脉冲的形状、持续时间和重复频率,因而热阻的概念不再适用,须用瞬态热阻抗这个新概念来代替。瞬态热阻抗反映了传热体的热惯性在热量传递的瞬变过程中对热阻的改变,因而与稳态热阻仍保持有一定的关系,即可用稳态热阻 R_θ 将瞬态热阻抗 Z_θ 表示为:

$$Z_\theta = r(t_p)R_\theta \quad (6-10)$$

式中, $r(t_p)$ 是一个与脉冲宽度 t_p 及占空比 δ 有关的比例因子,本质上也就是以稳态热阻 R_θ 为 1 的归一化瞬态热阻抗。图 6-4 所示是一个功率开关器件的归一化瞬态热阻抗曲线,其参变量为占空比 δ 。 δ 无限缩小时即向单脉冲条件逼近,而单脉冲条件下的曲线则反映了器件每消耗 1W 功率所引起的结温升随脉冲持续时间 t_p 变化的情况。 δ 较大时的瞬态热阻抗 $Z_\theta(t_p, \delta)$ 与单脉冲瞬态热阻抗 $Z_\theta'(t_p)$ 之间有下列关系:

$$Z_\theta(t_p, \delta) = \delta + (1 - \delta)Z_\theta'(t_p) \quad (6-11)$$




图 6-4 按稳态热阻归一化的瞬态热阻抗曲线

为了进一步了解归一化瞬态热阻抗的物理本质,让我们对一个矩形单脉冲功率所引起的器件温升情况做一下详细分析。参照图 6-5,设此矩形功率脉冲的幅值为 P_p ,脉冲的持续时间




图 6-5 矩形单脉冲条件下的器件温升随脉冲持续时间的变化

足够长时的器件温升为 ΔT_0 ,则脉冲持续时间 t_p 为任意值时的器件温升,按电学模拟可写成:

$$\Delta T(t_p) = \Delta T_0(1 - e^{-\frac{t_p}{\tau}}) \quad (6-12)$$

式中, $\tau = R_\theta C_\theta$ 是器件的热时间常数(类似于电学的 RC 时间常数); C_θ 表示热容量(J/K)。按照

瞬态热阻抗的定义,器件的温升亦可写成:

$$\Delta T(t_p) = P_p Z'_\theta(t_p) \quad (6-13)$$

$$\text{而} \quad \Delta T_0 = P_p R_\theta \quad (6-14)$$

将以上两式代入式(6-12)即得:

$$Z'_\theta(t_p) = R_\theta(1 - e^{-\frac{t_p}{\tau}}) \quad (6-15)$$

与式(6-10)相比较,可知:

$$r'(t_p) = 1 - e^{-\frac{t_p}{\tau}} \quad (6-16)$$

这正是图 6-4 中单脉冲条件所对应的曲线。

瞬态热阻抗一般都是针对矩形功率脉冲来讨论的。对于不是矩形脉冲的情况,需将实际波形等效变换成矩形,如图 6-6 所示。这时,等效矩形波的持续时间为:

$$t_p = \frac{1}{P_p} \int_0^T P(t) dt \quad (6-17)$$

式中, P_p 是实际波形的幅值,也是等效矩形波的幅值; $P(t)$ 代表实际波形所满足的函数; T 是实际波形的持续时间。经此变换之后求出的结温升将高于实际温升,因为加热时间集中了。因此,用矩形波定义的瞬态热阻抗是实际情况中的最高热阻抗,以此为基础做出的热设计所能达到的散热效果是实际效果的下限,是保险的。




图 6-6 将任意波形(实线)等幅转换成矩形波(虚线)

6.2 耗散功率与结温

功率器件的耗散功率和结温是散热器设计的基本出发点,是关系到器件安全使用的两个重要参数,器件使用者应对它们在各种运行条件下的变化规律有充分地了解。

6.2.1 结温

对于某个型号的功率器件,生产单位一般都给出了它的 $R_{\theta j-c}$ 典型值和典型的 $Z_{\theta j-c}$ 曲线。根据这些数据和具体的工作条件,不难求出一个器件在运行过程中的芯片温度,即结温 T_j 。

对于稳定的器件功耗 P_d , 结温:

$$T_j = P_d R_{\theta j-c} + T_c \quad (6-18)$$

式中, T_c 为壳温,由环境温度 T_a 和接触热阻 $R_{\theta c-s}$ 与散热器热阻 $R_{\theta s-a}$ 决定,即:

$$T_c = P_d (R_{\theta c-a} + R_{\theta s-a}) + T_a \quad (6-19)$$

这里假定管壳与环境之间的热阻极大。

对于幅值为 P_p 的矩形脉冲功耗, 结温 T_j 一般会随时间变化, 具体的变化情况与脉冲的诸参数有关, 但任何情况下每一次结温脉动的最高温度必出现在功率下降的脉冲后沿。对于单脉冲或间隔时间足够长的连续脉冲, 结温 T_j 自初始温度 T_0 按指数规律

$$T_j(t) = P_p R_{\theta j-a} (1 - e^{-t/\tau}) \quad (6-20)$$

上升至最高温度

$$T_{j\max} = T_j(t_p) + T_0 \quad (6-21)$$

然后再按指数规律

$$T_j(t) = P_p R_{\theta j-a} e^{-t/\tau} \quad (6-22)$$

下降, 经足够长时间后恢复至 T_0 。这里 τ 显然是指包括散热器在内的整个散热系统的热时间常数。若功率脉冲是在器件本身恒定功耗的背景下出现的, 起始温度应理解为它在恒定功耗下的恒定结温; 若功率脉冲是在功耗原本为零的背景下出现的, T_0 即是环境温度 T_a 。图 6-7a) 示意地描绘了上述的结温变化情况。显然, 散热系统的热惯性越大, 即热时间常数 τ 越大, 可做单脉冲看待的连续脉冲的占空比就必须更小。




图 6-7 矩形连续功率脉冲引起的结温变化

a) 效果与单脉冲相同的低频脉冲 b) 高频脉冲

对于间隔时间不足以使结温恢复到起始温度 T_0 的连续脉冲, 在最初的几个脉冲周期内, 由于每个后加脉冲所产生的结温升的起点温度一个比一个高, 因而每个脉冲后沿所对应的峰值结温也会一个比一个高, 直到某个脉冲周期所对应的温度波动的起点和终点相等时止。这时, 结温进入周期性的等幅波动状态, 如图 6-7b) 所示。结温的等幅波动表明热量的产生与散失已达到动态平衡。

在实际问题中, 散热器的热惯性通常远大于器件的热惯性, 在功率脉冲的频率较高或占空比较大的情况下, 平衡时尽管结温仍有等幅波动, 但与散热器紧密接触的管壳的温度仍有可能保持不变。于是, 最高结温 $T_{j\max}$ 表示为:

$$T_{j\max} = P_p Z_{\theta j-c} + T_c \quad (6-23)$$

这里 T_c 已被当成由稳态热阻 $R_{\theta c-s}$ 和 $R_{\theta s-a}$ 决定的恒定温度, 其值按式 (6-19) 确定, 但式中的 P_a 此时应作平均功耗看待。

6.2.2 耗散功率

耗散功率是散热器在单位时间内散失的能量,而功率损耗是器件在单位时间内消耗的能量,平衡时二者相等。对于连续的功率脉冲,这显然是指平均耗散功率与平均功率损耗相等。对于任意波形的连续脉冲,可用图解积分法求出负载的平均功率损耗,即首先利用数字存储技术记录负载在限定温度下的一个完整开关周期中各时刻的即时电压 $u(t)$ 和电流 $i(t)$,然后用数值积分法求其在这完整周期中的平均值,即令平均功率损耗:

$$P_d = f_s \int_0^{1/f_s} u(t)i(t)dt \quad (6-24)$$

式中, f_s 是开关频率。对矩形功率脉冲,若其幅值为 P_p ,则其平均值即为:

$$P_d = f_s P_p t_p = P_p \delta \quad (6-25)$$

式中, t_p 是脉冲的持续时间; $\delta = f_s t_p$ 是占空比。

在实际的器件问题中, P_d 的求值常常比较复杂。就一般情况而言, P_d 应是开关损耗 P_s , 通态损耗 P_c 、断态漏电损耗 P_{∞} 以及控制极(基极、栅极)的驱动损耗 P_g 等多种成分之和;但就具体情况和具体器件而言,其中的某些成分可能无足轻重,可予忽略。以下就典型功率器件中的这几种功耗成分的计算方法做一概略介绍。

1. 开关损耗

图 6-8 所示是功率器件在关断过程中的典型电流波形和电压波形,其中图 6-8a) 代表感性负载情况,图 6-8b) 代表阻性负载情况。开通过程中的波形曲线与此相似,只是需要将电流曲线和电压曲线的指示符号交换一下位置。一般情况下,人们并不按式(6-24)进行精确求值,而是把开关时间间隔(关断时间 t_{off} 或开通时间 t_{on})中的电流和电压曲线都近似当做直线,从而对感性负载和阻性负载分别用以下两式计算功耗 P_s :




图 6-8 感性负载(图 a)和阻性负载(图 b)在关断过程中的电流和电压波形

对感性负载:

$$P_s = \frac{U_s I_M}{2} t_{off, on} f_s \quad (6-26)$$

对阻性负载:

$$P_s = \frac{U_s I_M}{6} t_{off, on} f_s \quad (6-27)$$

式中, U_s 和 I_M 分别代表断态电压和最大电流; f_s 代表开关频率; $t_{off, on}$ 表示关断时间或开通时间, 计算关断损耗时取 t_{off} , 计算开通损耗时则取 t_{on} 。有些器件的 t_{off} 远大于 t_{on} , 关断损耗在开关损

耗甚至总功耗中占主导地位,而开通损耗常可忽略不计。

2. 通态损耗

类似于式(6-25),功率器件在通过占空比为 δ 的矩形连续电流脉冲时的平均通态功耗 P_c 可用其通态压降 U_{on} 表示成:

$$P_c = I_p U_{on} \delta \quad (6-28)$$

I_p 即电流脉冲的幅值。

功率 MOSFET 的通态损耗一般用其通态电阻 $R_{DS(on)}$ 和漏极电流 I_{DS} 来表示,即:

$$P_c = I_{DS}^2 R_{DS(on)} \quad (6-29)$$

这里要注意 $R_{DS(on)}$ 是温度的函数。因其在 25°C 以上的温区随温度上升而线性增大,任意温度 T_j 下的通态电阻可表示成:

$$R_{DS(on)}(T_j) = R_0 [1 + \alpha(T_j - 25)] \quad (6-30)$$

式中, R_0 是 $R_{DS(on)}$ 在 25°C 时的额定值; α 是其温度系数。

3. 断态漏电损耗

在器件已被关断的期间,若断态电压 U_s 很高,微小的漏电流 I_∞ 仍有可能产生明显的断态功率损耗 P_∞ ,其值为:

$$P_\infty = I_\infty U_s (1 - \delta) \quad (6-31)$$

上式从表面上看似乎 P_∞ 会随着 δ 的增大而线性下降,但事实上 P_∞ 会随着 δ 的增大而上升,因为漏电流 I_∞ 是结温 T_j 的指数函数。 δ 越大,器件在关断期间的平均结温就越高, I_∞ 也就越大。但是,在一般情况下对 P_∞ 忽略不计确实不会产生太大误差。

4. 驱动损耗

驱动损耗指器件开关过程中消耗在晶闸管门极(控制极)、晶体管基极、或功率 MOSFET 栅极上的功率。一般情况下,这种功率消耗与器件的其他功耗及外部驱动电路的功耗相比都是可以忽略的,只有 GTR 和 GTO 在通态电流较大时是一明显例外。GTO 在关断大电流时的控制极关断电流也比较大。GTR 由于正向电流增益较小,为维持较大集电极电流所需要的基极电流 I_B 自然就大,而基极-发射极饱和压降 $U_{BE(sat)}$ 往往比集电极-发射极饱和压降 $U_{CE(sat)}$ 大得多。因而驱动损耗

$$P_s = U_{BE(sat)} I_B \delta \quad (6-32)$$

常常可与其通态功耗可比。

6.3 散热器设计

对于器件使用者来说,散热器设计的主要任务是根据选定器件的额定参数和工作特性,计算其典型工作状态中为使结温不超过额定值所需要的接触热阻和散热器热阻,以便合理选用散热器和合理安装散热器。就此而言,散热器设计对不同类型的功率器件并无本质不同。但是,

在计算热阻时需要首先确定的器件功耗在不同器件之间的算法就很不一样了。因此,本节将以几种常用电力电子器件为例,比较详细地示范一下散热器的设计方法。

6.3.1 整流二极管和晶闸管的散热器设计

在散热器设计中考虑器件功耗时,对普通晶闸管可与整流二极管同等看待。这里将以一个快恢复二极管为例,说明这类器件的散热器设计方法。

1. 对功耗的考虑

对于普通晶闸管和整流二极管,当其开关频率低于 100Hz 时,其开关损耗一般可予忽略;对于快恢复二极管和快速晶闸管,当其开关频率低于 1kHz 时,其开关损耗一般也可不计。这时,对于给定的占空比 δ 和通态平均电流 I_{FAV} ,或对给定的导通角 γ (或重叠角 μ)和峰值电流 I_T ,器件的通态功耗可直接从器件手册中的有关图表中查出。例如对这里要示范的快恢复二极管,图 6-9a)针对矩形功率脉冲,图 6-9b)针对半波正弦电流,给出了通态功耗随平均电流等参数变化的曲线。图 6-9b)所直接给出的是器件的每周能量损耗,这样做更方便于针对不同的正弦电流频率求解通态功耗,其值为频率与每周能量损耗之积。

在高频应用中,开关损耗不能不考虑。在开关损耗中,关断损耗一般远大于开通损耗,因而常常只考虑关断损耗对总功耗的影响。这些数据也可从器件手册中查出。对于快恢复二极管,器件手册中通常给出某确定温度下的反向恢复电荷量 Q_R 随正向电流 I_F 及其关断时的变化率 di/dt 变化曲线。图 6-10a)和图 6-10b)分别是这里将要示范的快恢复二极管在 25℃和 150℃两个确定温度下的 Q_R 曲线。由于 Q_R 在这两个温度之间基本上与温度保持线性关系,因此任意工作温度下的 Q_R 值不难由这两个图中的有关曲线求出。利用 Q_R 值可以算出器件在反向恢复过程中的平均功耗,即关断功耗:

$$P_s = Q_R U_R f_s \quad (6-33)$$

式中, U_R 是二极管刚刚关断之后承受的反向电压; f_s 是开关频率。

一般情况下,整流二极管和普通晶闸管在低频应用中只考虑通态损耗,在高频应用中以通态损耗与反向恢复损耗之和作为总的平均功耗 P_d ,其值将决定 $R_{\theta c-a} = R_{\theta c-s} + R_{\theta s-a}$ 的大小(见式(6-19))。

2. 热阻 $R_{\theta c-a}$ 的计算

下面根据图 6-9 和图 6-10 所示的快恢复二极管特性和下列工作条件,示范性地进行一次散热器设计计算。

假定该快速恢复二极管通以幅值 $I_F = 60A$, 频率 $f_s = 10kHz$ 的矩形波脉冲电流,其断态偏置电压 $U_R = 400 V$, 由外部电路限制的 $di/dt = 40 A/\mu s$, 已知其稳态结-壳热阻 $R_{\theta j-c} = 0.7 ^\circ C/W$, 环境温度 $T_a = 40^\circ C$, 求 $\delta = 0.5$ 时对散热器的最低要求。

最低要求意味着结温可达额定最高结温 $T_{jmax} = 150^\circ C$ 。由图 6-10b)查出 $I_F = 60A, di/dt = 40A/\mu s$ 时的 Q_R 值为 $1.1\mu C$, 连同 U_R 和 f_s 的给定值代入式(6-33), 得 $P_s = 4.4W$ 。通态功耗由图 6-9 a)查出为 $40W$, 则总的平均功耗

$$P_d = (40 + 4.4)W = 44.4 W$$




图 6-9 一种快恢复二极管在通以矩形波(图 a)和正弦波(图 b)正向电流情况下的通态功耗曲线(注意图 b)直接给出的是器件的每周能耗)

在这个问题中,由于电流脉冲的频率和占空比都比较高,脉冲下降时对应的峰值结温与平均结温差别不大,因而可按稳态问题来处理。

于是

$$R_{\theta c-a} + R_{\theta s-a} = \frac{T_{jmax} - T_a}{P_d} - R_{\theta j-c} = \left(\frac{150 - 40}{44.4} - 0.7 \right) ^\circ\text{C/W} = 1.78 ^\circ\text{C/W}$$

对于理想的管壳-散热器接触,接触热阻 $R_{\theta c-s}$ 可予忽略。这样,根据以上计算结果及备选散热器的热阻曲线,即可选出适当的散热器来。例如对图 6-2b)所示的型材散热器,以上计算结果表明,为保证结温不高于 150°C ,其长度不得小于 50mm。在实际情况中,为了提高器件的可靠性和延长使用寿命,应避免在额定最高结温 T_{jmax} 下运行。一般认为,降低 $40^\circ\text{C} \sim 50^\circ\text{C}$ 可明显减轻器件的热疲劳,极大地提高器件的可靠性。对于上述范例,若将 T_{jmax} 限制在 100°C ,按同样的计算过程可得 $R_{\theta s-a} = 0.7 ^\circ\text{C/W}$ ($R_{\theta c-s} = 0$),用同样的型材散热器则要求长度不短于 120mm。这时该种型材已进入热阻对长度不敏感的区域,对仪器空间有较大浪费,因此宜换用热阻较小的其他类型材。




图 6-10 二极管反向恢复电荷量 Q_R 与正向电流 I_F 和电流变化率 di/dt 的函数关系

6.3.2 双极晶体管的散热器设计

双极晶体管的功耗特性不像二极管和晶闸管那样简单。其通态功耗不仅决定于集电极电流的大小,也与基极电流的大小有关。因为在给定集电极电流的情况下,基极电流的改变将引起集电极-发射极间电压的改变。不过,对于电力电子技术中用的功率开关晶体管(包括GTR),因实际应用一般都令其工作于浅饱和状态,其通态集电极-发射极间电压受基极电流的影响较小,因而通态功耗仍可表示为平均集电极电流 I_{CAV} 与集电极-发射极通态压降 U_{CE} 之积。功率晶体管的开关损耗决定于它的开关时间常数和开关频率,因而在高频应用中往往比通态功耗还大。

下面仍举一例来示范对双极晶体管设计散热器的方法。假定用一功率晶体管来开关一个高度感性负载的电流,电流的幅值 $I_C = 20A$, 频率 $f_s = 10kHz$, 占空比 $\delta = 0.9$ 。该晶体管在通态和断态的集电极-发射极电压分别为 $1V$ 和 $100V$, 开通时间和关断时间分别为 $1\mu s$ 和 $2\mu s$, 结-壳热阻 $R_{\theta j-c} = 0.7^\circ C/W$ 。现在来计算当 $T_a = 35^\circ C$, $T_{jmax} = 125^\circ C$ 时的散热器热阻。

首先,总功耗:

$$\begin{aligned} P_d &= P_c + P_s = U_{CE} I_C \delta + \frac{1}{2} U_{CEO} I_C (t_{on} + t_{off}) f_s \\ &= (1 \times 20 \times 0.9 + \frac{1}{2} \times 100 \times 20 \times (1 + 2) \times 10^{-6} \times 10^4) W \\ &= 48 W \end{aligned}$$

这里针对感性负载在计算 P_s 时使用了式(6-26)。由于频率和占空比都很高,亦可按稳态问题处理,于是

$$R_{\theta c-s} + R_{\theta s-a} = \frac{T_{jmax} - T_a}{P_d} - R_{\theta j-c} = \left(\frac{125 - 35}{48} - 0.7 \right) ^\circ C/W = 1.18^\circ C/W$$

功率晶体管和一些电流额定值不很大的GTR不采用压接式封装,其接触热阻 $R_{\theta c-s}$ 一般不可忽略,特别是采用塑封外壳的器件。标准管壳及限定安装条件下的 $R_{\theta c-s}$ 一般亦可从手册中查到。这里假定 $R_{\theta c-s} = 0.18^\circ C/W$, 则 $R_{\theta s-a} = 1^\circ C/W$ 。按此结果可知,对于图6-2b)所示的型材散热器,其长度须不短于80mm。

6.3.3 功率 MOSFET 的散热器设计

众所周知,功率 MOSFET 的开关损耗很低,在 $f_s < 50\text{kHz}$ 的应用中可予忽略。这时,总功耗即是器件的通态功耗。功率 MOSFET 的通态功耗一般用其通态电阻 $R_{\text{DS(on)}}$ 按 I^2R 关系求值。由于功率 MOSFET 的 $R_{\text{DS(on)}}$ 随着温度的升高而增大,因此功耗是温度的函数。然而器件的温度高低又与功耗的大小有关,所以功率 MOSFET 的通态功耗的确定比较复杂。

功率 MOSFET 的散热器设计中的另一个需要注意的问题是,由于它的通态功耗一般较高,因而实际应用中电流脉冲的占空比常常很小,结温在一个脉冲周期中有较大的起伏, T_{jmax} 是电流下降时的峰值结温而非平均温度。这时,在散热器设计计算中必须考虑瞬态热阻抗问题。当然,其他器件在 δ 较小时也是一样,尽管前面两个例子都按稳态考虑。

现在,仍举一个实际例子来看看如何解决这些问题。假定电流脉冲的幅值为 20A ,波形为矩形, $\delta = 0.1\%$, $t_p = 10\mu\text{s}$, 所用功率 MOSFET 在 $T_j = 150^\circ\text{C}$, $I_{\text{DS}} = 20\text{A}$ 时的通态电阻 $R_{\text{DS(on)}} = 5\Omega$, 稳态结-壳热阻 $R_{\theta\text{-c}} = 1.5^\circ\text{C/W}$, 峰值结温不得超过 $T_{\text{jmax}} = 150^\circ\text{C}$, 而环境温度 $T_a = 40^\circ\text{C}$ 。

首先按已知条件求出脉冲功耗:

$$P_p = I_{\text{DS}}^2 R_{\text{DS(on)}} = 20^2 \times 5\text{W} = 2 \times 10^3\text{W}$$

按式(6-23)和式(6-10),壳温 T_c 可表示成:

$$\begin{aligned} T_c &= T_{\text{jmax}} - P_p Z_{\theta\text{-c}} \\ &= T_{\text{jmax}} - P_p r(t_p) R_{\theta\text{-c}} \end{aligned}$$

式中, $r(t_p)$ 是脉冲电流持续时间 t_p 对应的归一化瞬态热阻抗。假定图 6-4 所示的曲线适合于本器件,则由该曲线查出 $r(t_p) = 0.03$,代入上式,得

$$T_c = 60^\circ\text{C}$$

假定散热器的热惯性足够大,以致 T_c 恒定不变,则按式(6-19)和式(6-25),热阻

$$R_{\theta\text{-s}} + R_{\theta\text{-a}} = \frac{T_c - T_a}{\delta P_p} = \frac{60 - 40}{10^{-3} \times 2 \times 10^3}^\circ\text{C/W} = 10^\circ\text{C/W}$$

参照图 6-2 可知,为满足上述要求,选用铝板散热器就可以了。

与上述按已知结温求 $R_{\theta\text{-s}}$ 与 $R_{\theta\text{-a}}$ 之和的问题相比,求解未知结温的问题就显得相对复杂点。这时,未知结温下的通态电阻 $R_{\text{DS(on)}}(T_j)$ 须用式(6-30)表示,于是

$$P_p = I_{\text{DS}}^2 R_0 [1 + \alpha(T_j - 25)] \quad (6-34)$$

将式(6-23)代入上式得 P_p 与 T_p 的关系式如下:

$$P_p = \frac{I_{\text{DS}}^2 R_0 [1 + \alpha(T_a - 25)]}{1 - I_{\text{DS}}^2 R_0 \alpha Z_{\theta\text{-c}}} \quad (6-35)$$

或进一步利用式(6-19)和式(6-25),得出 P_p 与 T_a 和 $R'_{\theta\text{-a}} = R_{\theta\text{-s}} + R_{\theta\text{-a}}$ 的关系,即

$$P_p = \frac{I_{\text{DS}}^2 R_0 [1 + \alpha(T_a - 25)]}{1 - I_{\text{DS}}^2 R_0 \alpha (r_p(t_p) R_{\theta\text{-c}} + \delta R'_{\theta\text{-a}})} \quad (6-36)$$

而结温 T_j 则可由

$$T_j = P_p Z_{\theta\text{-c}} + \delta P_p R'_{\theta\text{-a}} + T_a$$

进一步写成

$$T_j = \frac{I_{DS}^2 R_0 [1 + \alpha(T_a - 25)] (r_p(t_p) R_{\theta_{j-c}} + \delta R'_{\theta_{c-a}})}{1 - I_{DS}^2 R_0 \alpha (r_p(t_p) R_{\theta_{j-c}} + \delta R'_{\theta_{c-a}})} + T_a \quad (6-37)$$

这样,在已知各热阻参数的情况下,对于给定的矩形电流脉冲,即可由式(6-37)求出相应的结温。此外,式(6-35)的分母不能为零,这意味着对于给定的器件和电流脉冲的占空比,电流的幅值有一上限,即须保证:

$$I_{DS} < (R_0 \alpha Z_{\theta_{j-c}})^{-1/2} \quad (6-38)$$

式中,温度系数 α 的大小一般在1%左右。对前面已举出的例子,若重新设其25℃时的通态电阻 $R_0 = 2\Omega$,其他参数保持不变,则由式(6-38)知其 I_{DS} 不可超过30A,否则 P_p 将趋于无穷大,术语中称之为热奔(thermal runaway)。

现在进一步减小散热器热阻,以使 $R'_{\theta_{c-a}} = 5^\circ\text{C}/\text{W}$,看看对该器件通过与前例相同的电流时,其结温有何变化。将有关参数代入式(6-37)即得

$$T_j = 117^\circ\text{C}$$

结温比前例的150℃下降了很多,这显示了降低散热器热阻所起的作用。当然,在后面的计算中所设的通态电阻也比前例的设定值略低,按式(6-30),与 $R_0 = 2\Omega$ 相应的150℃时的通态电阻只有4.5Ω。

散热器的设计和计算是一个比较复杂的问题。本节所介绍的方法有一定的近似性,但在实际应用中,其精度是可以接受的,至少从工程的角度看是如此。这种方法又不难,因而有利于器件使用者克服盲目使用大散热器的弱点。

参考文献


- 1 Williams B W. Power Electronics. MacMillan, 1987
- 2 浙江大学半导体器件教研室. 晶体管原理. 北京:国防工业出版社, 1980

思考题

1. 在自然冷却方式的开关功率变换器中,应该如何注意散热器及通风设计细节?
2. 一个TO-3P(TO-247)封装的VDMOS器件,要想获得其最大的高频开关功率容量,应该从哪几方面考虑?
3. IGBT模块的铜底座散热效果较好,因为它是导热导电的,它与IGBT的管芯及电极间是绝缘的吗?如果是绝缘的,那么是如何实现的?IGBT模块在与铝散热器安装时,需要再另外加上绝缘垫片吗?为什么有时仍然看到还加上云母垫片?
4. 在设计IGBT开关功率变换器的散热时,可以有3种变通选择:
 - ① 选择正常大小的IGBT模块,散热器选较大尺寸,而风扇选得较小;
 - ② 选择更大容量的IGBT模块,使其工作在较小的电流状态,而散热器和风扇均选得较小;
 - ③ 选择正常大小的IGBT模块,散热器选得较小,而风扇选得较大。
 请问:3种选择各有什么优缺点?(从成本、体积、寿命、耗电量等综合考虑)。
5. 思考半导体器件稳态散热过程的等效热路和热阻的基本公式,并理解公式和等效热路的物理意义。
6. 为什么要用瞬态热阻抗概念?什么是热容量概念?

附录 1 1956 年诺贝尔物理奖——晶体管的发明经过及电力电子器件的发展

在 20 世纪 40 年代末,二次世界大战已经结束。在战争中发挥巨大作用的真空电子管功耗大、体积大、寿命短、使用不便、易震碎、较昂贵等许多缺点促使人们研究固体电子器件。当时已经有一个叫 J. Lillienfeld 的人,提出过一个固体器件构想:在一块半导体(Semiconductor)上做一层绝缘二氧化硅层(Oxide),再在其上面做一层金属层(Metal),这样就构成了 MOS 场效应晶体管结构。那么,在金属上相对于半导体(例如高阻 p 型)加一定的正电压,就可以将半导体中与此电压反极性的少数载流子电子“吸引”至靠近绝缘二氧化硅层的很薄的一层半导体中,在此薄层局部中形成自由电子极为丰富的“电子海”,因而两端接上电极的半导体就导通了。当然,撤除半导体上的“吸引”电压,高阻半导体就因失去“电子海”薄层而关断。该 MOS 器件构想原理正确,但是许多人在实现时,均不能获得成功。1946 年,贝尔实验室(Bell Telephone Lab)的肖克利(W. Shockley, MIT 毕业的博士)、巴丁(John Bardeen,普林斯顿大学毕业的博士)和布拉坦(W. Brattain)组成一个课题组,研究固体电子器件。他们从上述的 MOS 场效应器件结构入手研究,分析为什么该结构不能实现器件功能。肖克利把注意力放在金属与半导体势垒的研究上。而巴丁经过思考分析,首次认为:在半导体与绝缘二氧化硅层之间存在带有负电荷的“表面态”杂质离子,是它们抵消了所加的“吸引”正电压作用,因而使得器件难以得到预想的功能。为了研究表面态捕获设想,布拉坦和巴丁开始测量半导体锗(Ge)晶体的表面势分布,他们用将锗连接至一参考电极,并用两个金属探针测量。无意中将两个探针靠近时,给其中一个探针注入一点电荷,连在另一个探针上的电流表指针竟有很大的摆动!他们很兴奋。巴丁经过理论估算,认为当两个探针的距离接近至小于 1/1000 英寸($=25.4\mu\text{m}$)时,两个探针与半导体锗形成的金属半导体势垒之间就会有相互作用(interaction)。但是,如此近的距离用徒手操作两个探针是不可能实现的。1947 年 12 月 23 日,布拉坦的出众的实验技能发挥了作用。布拉坦在一块三角形聚苯乙烯薄板上用气相淀积的方法,淀积一层金属膜,再用锋利的剃须刀在中间至一角处的金属膜上划开一条细线。此时金属膜被所划的细线分隔开,它们之间的距离小于 1/1000 英寸。将此三角形聚苯乙烯薄板尖顶处插入较软的半导体锗晶体(N 型 Ge)的表面,并如图附录 1-1 所示接上基极、发射极、集电极,人类历史上第一个固态双极晶体三极管就诞生了!当然,它是山两个肖特基势垒构成的点接触双极晶体管。金属膜与半导体锗之间形成肖特基势垒,集电极和发射极相当于 P 型,半导体锗为 N 型。因而,可以认为这是个 PNP 型的双极晶体管。此晶体管当时放大 1000Hz 音频信号的电流增益(电流放大倍数)为 100,功率增益为 40。后来有人用 transconductance(跨导)的前缀与 varistor(可变电阻)的后缀构成一个新词 transistor(晶体管)。



图附录 1-1 第一个双极晶体管发明原型示意图

1949年,肖克利在此基础上提出了结型双极晶体管结构和理论,结型双极晶体管更加适合于平面工艺的工业化生产,性能更好。1956年巴丁、布拉坦和肖克利因发明晶体管而获得诺贝尔物理奖。1972年,去伊利诺伊斯大学当教授的巴丁因超导理论的突破再次获得诺贝尔物理奖。1955年,肖克利在其家乡加州旧金山附近的圣克拉拉山谷(即著名的硅谷—Silicon Valley)创办了肖克利实验室及肖克利晶体管工厂,1957年变成著名的仙童公司(Fairchild)。在1957~1968年期间,仙童公司开发完善了以扩散、外延、氧化、光刻、金属淀积等半导体器件制造工艺为基础的平面工艺技术,并通过开收费研讨会的形式向其他公司传播。肖克利以及仙童公司的“仙童”们用平面工艺使得晶体管的制造变得容易了。1968年,诺伊斯、莫尔、格罗夫、雷厄尼等8人脱离仙童公司,创办了著名的Intel公司。在1971年,Intel公司推出了第一个CPU芯片Intel 4004。另一个公司德州仪器公司(Texas Instrument)从贝尔实验室获得晶体管的基本技术后,用晶体管生产了大量的助听器及收音机。德州仪器公司的基尔比用平面工艺在1955年发明了集成电路(Integrated Circuit),后来也因此获得诺贝尔奖。德州仪器公司现在以数字信号处理器(DSP)及各种集成电路的生产而著名。在1949年肖克利写的关于结型双极晶体管结构和理论的论文中,提到一种“勾型”晶体管的结构。实际上,“勾型”晶体管的结构就是PNPN四层晶闸管结构。1957年,通用电气公司(General Electric)根据此结构研制出第一个300V/25A可控硅SCR(后来叫做晶闸管)。可控硅可以处理较高的电压电流,开辟了以处理能量为目的的电力电子新领域。从此,半导体器件向两个方向发展。一个是信息电子方向,将晶体管越做越小,越做越快。其代表产品就是当今的奔腾P4 CPU及DSP芯片。另一个是电力电子方向,将晶体管越做越大,越做越快。其代表产品就是当今的由西门子公司(现称为Infineon公司)生产的NPT-IGBT。1962年,GE公司研制出第一个600V/200A GTO,克服了普通可控硅不能门极控制关断的缺点。但是GTO一直在技术上不过关,在应用中容易烧毁。1974年,日本东芝等公司采用NTD单晶片并通过计算机模拟技术在GTO研制上取得突破,生产出1200V/2000A的GTO。而越做越大的双极晶体管采用垂直结构、达林顿级联技术以及多元胞集成并联等技术已经做到500V/200A/50(电流放大倍数 h_{fe}),此时已称其为GTR。20世纪70年代末,由于半导体超净技术的进步,长期阻碍MOS器件的“表面态”杂质离子问题也得到控制及解决。这种最早就构想出的器件却因为技术问题而较晚到来,但是它的性能更为优越,也更容易制造。因而,MOS集成电路在20世纪70年代末得到飞速发展。在20世纪80年代初,以MOS集成电路为基础的垂直扩散MOS功率器件VDMOS也在国际整流器公司

(International Rectifier)的努力下逐渐走向成熟。1982年GE公司的美籍印度人B. J. Baliga和Motorola公司几乎独自同时发明IGBT。1984年,GE公司的V. A. K. Temple发明性能更为优越的MCT(H),在1991年商品化生产,但在20世纪90年代末因结构过于复杂成品率低而陷于停滞状态。1972年,日本人西泽润一采用JFET结构研制出了静电感应晶体管及晶闸管SIT、SITH,现已经商品化生产,并应用于装置中。在20世纪90年代初,日本三菱公司研制开发的以IGBT为基础的智能功率模块(IPM——Intelligent Power Module)经过近十年的改进,也已经进入成熟应用。1995年,西门子公司首次推出了非穿通结构(Non Punch Through)的NPT-IGBT,这在技术上是一个里程碑。因为,NPT-IGBT技术可以使得功率开关器件在高温可靠性、安全工作区、超高耐压、低成本、高开关性能等诸多方面同时得到显著提高。采用NPT-IGBT技术及GTO圆片工艺,目前已经可以做出6500V/600A的NPT-IGBT。在20世纪80年代认为要大大发展的功率集成电路(PIC——Power Integrated Circuit)主要包括高压集成电路HVIC和智能功率集成电路(Smart Power IC)有所发展,但发展不快,应用范围也较小。当今,电力电子器件正朝着高可靠、高功率频率积、高集成化、高智能化、低成本化、高允许工作温度的方向发展。


附录 2 引人注目的新型 IGBT:NPT-IGBT

摘要:对 20 世纪 80 年代末出现、90 年代迅速发展起来的离子背注入发射区的 NPT-IGBT 进行简单介绍,包括其结构、制造、性能特点和应用优缺点。

1. 引言

IGBT 是绝缘门极双极型晶体管(Insulated Gate Bipolar transistor)的缩写,由于 IGBT 是电压型驱动,并且可以实现高频工作,这种高频易驱动的 MOS 场控器件迅速成为电力半导体器件的主流器件和发展方向,也使电能变换与控制技术发生了质的变化,并且使电力电子技术迅速从低频迈入了高频阶段。与此同时,世界各大公司一直追求 IGBT 的高耐压、大电流、高速、低饱和压降、高可靠、低成本等指标,NPT-IGBT 的出现是解决上述问题的最佳途径。

按照 IGBT 器件 C、E 间击穿时 PN 结耗尽层是否穿透了高阻 N^- 基区层为判断依据,可将 IGBT 分为两大类:耗尽层穿透了高阻 N^- 基区则称为穿通型 IGBT(PT-IGBT);没有穿透 N^- 基区则称之为非穿通型 IGBT(NPT-IGBT)。显然,NPT-IGBT 具有比 PT-IGBT 更厚的 N^- 区,见图附录 2-1。由于 NPT-IGBT 中远比 PT-IGBT 中厚得多的高阻 N^- 区必然带来更高的



图附录 2-1 NPT-IGBT(新型的)与 PT-IGBT 结构比较

饱和压降和更长的开关时间,所以大多数公司开始都是 PT 型 IGBT,然而上述结构向高压发展时遇到了巨大障碍。它的工作层(指 P^+ 衬底以上的部分)是外延法生长的,其所需厚度是随耐压的提高而迅速增加。耐压 1200V、2000V 的 PT-IGBT 所需外延层厚分别在 $100\mu\text{m}$ 、 $200\mu\text{m}$

以上,厚层高阻外延所需技术相当复杂,成本非常高,使得高压 PT-IGBT 的生产成本随耐压提高而急剧上升,这成为困扰 PT-IGBT 发展的严重问题。

针对上述问题,德国西门子公司经过潜心研究在 20 世纪 80 年代末推出了一种新型结构的 NPT-IGBT,通过对单晶硅直接进行离子注入技术,合理地控制掺杂浓度,制造出一种高速、低拖尾电流、正温度系数,且具有高的抗电热冲击能力的新型优质 NPT-IGBT。由于 NPT-IGBT 有比较优越的性能,西门子公司已不只是用它制造高耐压器件,最近也推出了 600V 系列的 NPT-IGBT,其反并联的二极管采用专利技术生产,具有超快、超软恢复特性。目前 NPT-IGBT 单管与模块已形成 600V、1200V、1700V 系列产品,最近西门子已能提供耐压高达 6500V 的高压 IGBT,是目前世界上耐压最高的 IGBT 模块,它的出现无疑对 GTO、MCT 都具有较大的冲击性。西门子公司通过优化设计与工艺改进,又推出了低饱和压降型(DLC 型)IGBT,1200V 的 NPT-IGBT 饱和压降只有 2.2V。正是由于 NPT-IGBT 的优越性,随后东芝也推出了这种 NPT-IGBT,IR 于最近推出了 NPT-IGBT,富士、摩托罗拉也正在研究与开发之中。研究与开发这种新结构 NPT-IGBT 已成为国际 20 世纪 90 年代 IGBT 的发展潮流。

北京晶川公司从 1997 年就开始销售代理西门子 NPT-IGBT,经国内客户使用反映较好,因此取得了良好的销售业绩,并于 1999 年 7 月和西门子电子零件亚太地区总部签定了正式代理协议。

2. NPT-IGBT 结构

表附录 1-1 列出了 NPT-IGBT 和 PT-IGBT 的粗略制造步骤,以对其进行比较。

表附录 1-1 NPT-IGBT 和 PT-IGBT 的制造步骤比较


制造步骤	NPT-IGBT	PT-IGBT
① 原始晶片	单晶 N ⁻ (高电阻率)厚几百微米 (由此产生 N ⁻ 基区)	单晶 P ⁺ (极低电阻率)厚几百微米 (这就是 P ⁺ 背发射区)
② 外延	不需要	N ⁺ 型缓冲层,N ⁻ 厚层高阻外延 (由此产生 N ⁻ 基区)
③ MOS 结构制造	在正面单晶层中	在 N ⁻ 外延层中
④ 背面减薄	大量磨去,只留下耐压所必需厚度	少量磨去,以利于背面金属化
⑤ 背面离子注入	P ⁺ 型,有控制掺杂,由此产生背 P ⁺ 发射区	不需要,已有 P ⁺ 背发射区
⑥ 后道工序	金属化、钝化等	金属化、钝化
⑦ 高能粒子辐照	不需要	中子、电子辐照等,以提高开关速度

由上表看到,NPT 型与 PT 型在制造工艺上的主要差别是:PT 型需要厚层高阻外延,而 NPT 型不需要;NPT 需要薄硅片操作技术,而 PT 型则不需要。PT 型所需高难度高成本的厚层高阻外延,以及高能粒子辐照带来的高成本,目前还无法降下来。据摩托罗拉公司估计,对于 1200V IGBT,NPT 型比 PT 型的芯片制造成本低 25%左右,而且耐压越高,二者成本差越大。对于大规模生产,这样大的成本差是相当惊人的。除此以外,NPT 工艺 IGBT 还有重大的性能上的优点,因此 NPT 工艺 IGBT 有最优的性能价格比。

3. NPT-IGBT 性能优点

(1) 在相同饱和压降时,NPT 比 PT 型关断时间短,关断损耗小


由于 NPT 型所具有的极薄且相对较低的掺杂浓度的背 P^+ 集电区,使其背集电区的发射效率低。也就是说:在集电极电流中以通过 PN 结向背集电区注入的电子流为主,而由背集电区向基区注入的空穴流相对较小。但在 PT 型中恰相反,由于不得不采用很厚且高掺杂的背 P^+ 衬底,使集电极电流以从背集电区向基区注入的空穴流为主。正因为如此,PT-IGBT 在关断时基区中存储的大量空穴只能很不通畅地流向已经没有电子注入的高阻 P 阱,空穴不能很快消失。电子空穴只能靠就地与电子复合来消失。而 N 基区浓度较低,电子较少,所以关断时间长,电流拖尾长,关断损耗大。当然,在 PT 型 IGBT 的拖尾电流中的主要成分是空穴电流。在 NPT 型中,因为背 P^+N 结中注入 N 基区中的空穴流较小,N 基区存储的数量不太多的空穴的大部分可以就地与电子复合而很快消失,另外较少量空穴也会流经高阻 P 阱并最终到达发射极,所以 NPT-IGBT 开关时间短,拖尾电流小,开关损耗小。虽然 NPT-IGBT 背集电极发射效率较低和基区较宽,但由于采用更精细的线条工艺使得元胞密度大幅度提高,因而 NPT 型的饱和压降比 PT 型略高一些。随着技术的进步,现在 NPT 型的饱和压降与 PT 型的已经几乎相同了。NPT 型也可以有高速型和低饱和压降型,通过控制背发射区注入剂量和深度即可实现。NPT 型有一个突出的优点是关断拖尾电流随温度变化很小,而 PT 型从 25°C 到 125°C ,拖尾电流成倍增加,这是 PT 型中高能粒子辐照本身的缺点。见图附录 2-2。




图附录 2-2 25°C 下 1000V 左右耐压的 NPT-IGBT 和 PT-IGBT 饱和压降(V_{CEsat})与关断损耗能(E_{off})的综合比较

下面给出一些 NPT 与 PT 型 IGBT 饱和压降与 PT 型饱和压降、关断时间、拖尾电流和开关损耗的对比举例。图附录 2-2 给出 25°C 下 1200V 器件,PT 与 NPT-IGBT,饱和压降 V_{CEsat} 和关断损耗 E_{off} 的综合比较,可以看出,NPT-IGBT 综合性能指标 V_{CEsat} 、 E_{off} 比 PT 型优越得多。


图附录 2-3 是 125°C 下 600V 耐压 IGBT, V_{CEsat} 和关断、拖尾电流的实测曲线,从图附录 3-3 中可以看出拖尾电流小得多。图附录 2-4 给出了 600V NPT-IGBT 与第 3 代、第 4 代 PT-IGBT 在 10.7kHz SMPS 中工作时散热器温度实测结果,由图附录 2-4 看到 NPT 型的温度比第 3 代、第 4 代 PT 型的温度分别低 20% 和 40% 以上,经计算,在 10kHz 下工作也有相近结果,见图附录 2-5。由此证明,NPT 型功耗比较小。



图附录 2-3 125℃ 600V 耐压的 NPT-IGBT 与 PT-IGBT 饱和压降、关断及拖尾电流波形比较



图附录 2-4 NPT-IGBT 与其他销售商的第 3 代、第 4 代 PT-IGBT 工作于 10.7kHz SMPS 时散热器温度比较(实测)



图附录 2-5 工作于 10kHz 下 50A PT-IGBT 与 NPT-IGBT 功率损耗比较(计算)

(2) 正温度系数饱和压降, 具有类 MOSFET 特性, 容易并联

IGBT 中集电极电流分成两个部分: 一部分电流是由背发射区注入并进一步流向 P 阱的空穴流, 这是一个 MOS 管提供基极电流的 PNP 管的工作机理, 可以称为 MOS 控制双极型晶


体管部分,这正是 IGBT 名称的由来;另一部分集电极电流是电子流所携带,电子流由发射极经 MOS 管流向 N^- 基区,再流入 P^+ 背发射区而从集电极流出,由这一部分电子流携带的电流,从机理上看是一个 VDMOS 管在背面加一个 P^+N 结, P^+N 结的作用是注入空穴使 MOS 管的漏极(即 N^- 基区)高度电导调制以减小漏极串联电阻,所以电子流携带的集电极电流的工作机理是漏区电导调制的 VDMOS 管。在 NPT-IGBT 中,电导调制的 MOS 管占支配地位,由于 MOS 管的作用,使它具有饱和压降正温度系数,即随温度升高时饱和压降增大,因此 NPT-IGBT 具有类 MOSFET 特性;而 PT-IGBT 中是以 MOS 控制双极型为主导,由于双极型的作用使它具有饱和压降负温度系数,因而 PT-IGBT 具有类双极型特性。

(3) 特别高的坚固性(Ruggedness)

IGBT 的坚固性一般是指它耐受电流过载、电压过冲等应力而不被损坏的能力,俗称鲁棒性。由于 NPT-IGBT 的特殊结构,其耐冲击能力比 PT-IGBT 高得多。可用下面的实例来说明。有人对 2000V、15A 的 NPT-IGBT 做了耐过载冲击能力实验。结果如下:

1) 正偏短路耐过流能力试验


在 $V_{CE}=1800V$, $V_{GE}=20V$ 的条件下不加任何电路将其短路 $10\mu s$,发现 NPT-IGBT 自身自动将短路电流限制在 160A 而不再增加,且器件并未发生锁定(见图附录 2-6),因此 NPT-IGBT 基本上无锁定现象发生,相反 PT-IGBT 由于是具有类双极型特性,容易导致锁定现象。实际上,锁定现象可以看成是 GTR 中二次击穿的另一种表现形式。因为二次击穿是电流集中引起的,而锁定现象也是由于电流足够大时,出现局部导通而导致的失控现象。由于 NPT-IGBT 具有正温度系数饱和压降,使其短流电流自动降下来。该试验 $10\mu s$ 短路时间内下降了 55A(见图附录 2-6),试验结束后器件性能完好,未见损坏。因此可以说 $10\mu s$ 正偏安全工作区时至少可以达到 1800V、160A(是额定电流 15A 的 11 倍之多)的矩形安全工作区,这要比 PT-IGBT 大得多。



图附录 2-6 2000V 15A NPT-IGBT 正偏短路电流过流冲击试验波形

2) 反偏雪崩击穿耐过载能力试验

在电源电压 40V, $40\mu H$ 感性负载, 20V 栅源电压无续流二极管, 无电压箝位的电路中, 在电流达到 100A 时将栅压反偏到 -15V, 电感上产生的自感电势使 IGBT 上电压过冲到 2700V 造成器件雪崩击穿(击穿电压实际值 2000V), 经过一定时间后电流下降到了零, IGBT 完好无损。特别是电压高过 2000V(击穿电压)后波形并未出现像 PT-IGBT 中常见到的平顶波形, 见图附录 2-7。这说明: 反偏工作时, 至少可以达到 100A(额定电流近 7 倍)、2000V 的矩形安全工作区。





图附录 2-7 2000V 15A NPT-IGBT 反偏雪崩过压冲击试验波形

至于 NPT-IGBT 具有较高的耐过载能力坚固性机理,当然与其饱和压降正温度的系数特性、特殊的基区电场分布等有关,但目前详细的物理机制尚不十分清楚,正处于研究之中。


4. 结束语

20 世纪 90 年代发展起来的 NPT-IGBT 与传统的 PT-IGBT 比较:具有较低的制造成本,尤其是在性能上具有许多的优异性,同样饱和压降下更快的开关速度,更低的开关损耗,拖尾电流基本不随温度上升而上升,正温度系数饱和压降及较高的正反偏过载能力,更大的正、反偏矩形安全工作区。所以 NPT-IGBT 是一类比传统的 PT-IGBT 更好的器件,值得我国的器件研究开发单位和 IGBT 用户高度重视。

责任编辑：孙惠康
责任校对：李 强 周 娟



ISBN 7-81082-002-9



9 781082 002009

ISBN 7-81082-002-9

定价：18.00元